概念庫 開放閱讀

SME 可擴充套件矩陣擴充套件

概念庫 · 開放閱讀

概念 ID
scalable-matrix-extension
更新時間
2026-06-03
來源數量
1

SME 可擴充套件矩陣擴充套件

⏱️ 3 秒速覽

SME 產業鏈 = 半導體產業鏈中”鏈(Chain)→ 芯(Chip)→ 核(Core)“三層結構

層級含義一句話定位
鏈 Chain上游材料/裝置 → 中游製造/封測 → 下游應用全球半導體供應鏈全景
芯 Chip晶片設計(Fabless)、晶圓製造(Foundry)、封裝測試(OSAT)從 EDA 到晶圓的實體環節
核 Core核心 IP、架構授權、AI 加速核、先進工藝節點決定競爭力的”卡脖子”層

核心記憶點:SME 強調中小企業(Small & Medium Enterprises)在”鏈-芯-核”每一層中的嵌入與分工,是產業鏈韌性的重要來源。

⏱️ 3 分鐘要點

1. 為什麼用”鏈-芯-核”架構?

傳統半導體分析常按”設計/製造/封測”三分法,但 SME 產業鏈視角 強調:

  • :供應鏈安全與地緣博弈(如光刻膠、光刻機的斷供風險)
  • :中游製造能力(如台積電、中芯國際的製程差距)
  • :底層技術主權(如 ARM 架構授權、EDA 工具鏈、AI 核 IP)

三者層層依賴:沒有”核”的突破,“芯”受制於人;沒有”鏈”的安全,“芯”無法量產。

2. 關鍵資料速覽

指標資料口徑
全球半導體市場規模5,269 億美元2023,SIA
中國半導體自給率約 23%(IC Insights 口徑)/ 約 31%(中國半導體行業協會口徑)2023
全球 EDA 市場規模約 150 億美元2023,ESD Alliance
中國 EDA 市場佔比約 13%(華大九天、概倫電子等合計)2023
全球先進製程(≤7nm)產能集中度台積電佔 ~90%2024Q1,TrendForce
AI 晶片市場規模約 420 億美元2023,Gartner

3. 產業鏈獲利微笑曲線

高獲利 ┌─────────────────────────────────────┐
       │  IP/EDA(核)          品牌/應用(鏈下游)  │
       │    \                        /          │
       │     \    設計(芯上游)      /            │
       │      \        |         /              │
低獲利 │       製造(芯中游) - 封測(芯下游)        │
       └─────────────────────────────────────┘
         上游                            下游

SME 的機會:在 EDA 點工具、特種材料、測試裝置、IP 授權等細分賽道,中小企業往往能切入並建立壁壘。


⏱️ 15 分鐘專家深入

一、技術原理:鏈-芯-核如何協同?

1.1 核(Core)層——最底層的技術主權

核心技術作用典型代表
CPU/GPU 架構指令集決定軟硬體生態x86(Intel/AMD)、ARM(授權模式)、RISC-V(開源)
EDA 工具鏈晶片設計的”畫圖軟體”,無 EDA 則無法設計晶片Synopsys、Cadence、Siemens EDA(全球三巨頭佔比 ~80%)
核心 IP 核可複用的設計模組(如 USB 控制器、NPU 核)ARM、Synopsys(DesignWare)、Imagination
先進工藝節點電晶體密度與能效的天花板TSMC 3nm(2022 量產)、Intel 18A(規劃中)、中芯國際 N+1/N+2
AI 加速核專用計算單元(張量核、向量核)NVIDIA Tensor Core、Google TPU、華為達芬奇核

技術原理關鍵點

  • 架構授權 vs. 指令集授權:ARM 提供兩種模式——IP 核授權(直接用 ARM 設計的核)和架構授權(僅授權指令集,自研微架構)。Apple M 系列、華為鯤鵬屬於後者。
  • EDA 的”卡脖子”本質:先進工藝(7nm 以下)的 P&R(版面配置佈線)、DRC(設計規則檢查)、LVS(版圖與原理圖一致性檢查)等環節,目前僅有 Synopsys/Cadence 能完整支援。中國 EDA 企業在類比電路、部分數字後端已有突破,但全流程覆蓋仍有差距。
  • RISC-V 的開源路徑:2010 年誕生於加州大學伯克利分校,指令集開源、無授權費。中國企業在 RISC-V 基金會中佔據重要席位(阿里平頭哥、中科院計算所等),被視為降低架構依賴的替代路徑。

1.2 芯(Chip)層——從設計到製造的完整鏈條

設計流程:
  系統定義 → RTL編碼 → 邏輯綜合 → DFT → 版面配置佈線(P&R) → 籤核(Sign-off) → GDSII交付
      ↑         ↑          ↑        ↑         ↑              ↑
    架構(核)   EDA(核)    PDK(鏈)   IP(核)   EDA(核)        EDA(核)
環節說明中國代表企業
Fabless 設計無晶圓廠,專注晶片設計海思、紫光展銳、寒武紀、地平線、平頭哥
Foundry 製造晶圓代工中芯國際(SMIC)、華虹半導體
IDM設計+製造一體長江儲存(NAND)、合肥長鑫(DRAM)
OSAT 封測封裝與測試長電科技、通富微電、華天科技
IP 授權提供可複用設計模組芯原股份、寒武紀(AI IP)、平頭哥

1.3 鏈(Chain)層——供應鏈安全與物料基礎

上游環節核心材料/裝置中國現狀全球龍頭
矽片12 英寸大矽片滬矽產業已實現 12 英寸量產,但先進製程用矽片仍依賴進口信越化學、SUMCO(日本)
光刻膠ArF/EUV 光刻膠KrF 光刻膠部分國產化,ArF 仍處於驗證期,EUV 光刻膠公開資料未見國產突破東京應化(TOK)、JSR、信越(日本)
光刻機EUV/DUV上海微電子(SMEE)量產 90nm DUV,28nm DUV 在研;EUV 公開資料未見國內進展ASML(荷蘭)
刻蝕裝置等離子刻蝕中微公司 5nm 刻蝕機已進入 TSMC 產線驗證(2020 年報道)Lam Research、TEL
薄膜沉積CVD/PVD/ALD北方華拓 PVD、拓荊科技 CVD應用材料(AMAT)、ASM
檢測裝置缺陷檢測、量測精測電子、中科飛測KLA(美國,佔比 ~55%)
先進封裝2.5D/3D 封裝、Chiplet長電科技已具備 Chiplet 封裝能力ASE、Amkor、TSMC(CoWoS)

二、產業鏈上下游全景

2.1 上游:材料與裝置(鏈 Chain 的核心)

┌─────────────────────────────────────────────────────┐
│                    上 遊 供 應 鏈                      │
├──────────┬──────────┬──────────┬──────────┬─────────┤
│  矽材料   │  電子氣體  │  光刻膠   │  CMP拋光液 │  靶材   │
│ 滬矽產業  │ 華特氣體  │  南大光電  │  安集科技  │  江豐電子 │
├──────────┴──────────┴──────────┴──────────┴─────────┤
│                    設 備 層                           │
├──────────┬──────────┬──────────┬──────────┬─────────┤
│  光刻機   │  刻蝕裝置  │  薄膜沉積  │  檢測裝置  │  清洗裝置 │
│  SMEE    │  中微公司  │  北方華創  │  精測電子  │  盛美上海 │
│(90nm DUV)│(5nm驗證) │  拓荊科技  │  中科飛測  │         │
└──────────┴──────────┴──────────┴──────────┴─────────┘

2.2 中游:設計-製造-封測(芯 Chip 的核心)

企業型別業務模式代表企業(全球)代表企業(中國)
Fabless只設計,不生產NVIDIA、Qualcomm、AMD、Apple海思、紫光展銳、寒武紀、地平線
Foundry只代工,不設計TSMC、Samsung Foundry、GlobalFoundries中芯國際、華虹半導體
IDM設計+製造一體Intel、Samsung、SK Hynix、TI長江儲存、合肥長鑫、士蘭微
OSAT封裝測試ASE(日月光)、Amkor長電科技、通富微電、華天科技

2.3 下游:應用與終端(鏈 Chain 的延伸)

          ┌── 消費電子(手機、PC、IoT)
          ├── 資料中心/雲端運算(伺服器CPU、AI加速卡)
晶片應用 ──├── 汽車電子(自動駕駛晶片、MCU、感測器)
          ├── 工業控制(PLC、工控晶片)
          ├── AI 終端(端側推論晶片、NPU)
          └── 國防/航天(特種晶片、抗輻射晶片)

三、代表公司深度分析

3.1 全球”核”層龍頭

公司核心地位2023 年營收關鍵優勢
SynopsysEDA 三巨頭之首~58 億美元(FY2023)全流程 EDA + IP 授權,先進工藝覆蓋
CadenceEDA 三巨頭~41 億美元(FY2023)模擬/混合訊號 EDA 強勢
ARMCPU 架構授權~27 億美元(FY2023,IPO 後首份年報)全球 99% 智慧手機用 ARM 架構
ASMLEUV 光刻機壟斷~276 億歐元(2023)全球唯一 EUV 供應商,單臺售價 ~1.5 億歐元

3.2 中國”芯”與”鏈”層代表

公司層級定位2023 年營收(估算)技術亮點
華為海思芯(Fabless)+ 核(達芬奇 AI 核)公開資料未見(未上市,華為整體未揭露海思拆分資料)麒麟 9000s(7nm 級別,2023)、昇騰 910B
中芯國際芯(Foundry)約 63 億美元(2023,年報)量產 14nm FinFET,N+1/N+2 在推進
寒武紀核(AI IP)+ 芯(AI 晶片)約 7 億元人民幣(2023,年報)思元系列 AI 訓練/推論晶片
華大九天核(EDA)約 12 億元人民幣(2023,年報)模擬 EDA 全流程,數字 EDA 部分工具
滬矽產業鏈(矽片)約 31 億元人民幣(2023,年報)12 英寸矽片量產,300mm SOI 矽片
中微公司鏈(刻蝕裝置)約 63 億元人民幣(2023,年報)5nm CCP 刻蝕機進入 TSMC 產線
長電科技芯(OSAT)約 296 億元人民幣(2023,年報)全球第三大封測廠,XDFOI Chiplet 方案

3.3 值得關注的中國 SME(中小企業)

公司細分領域為什麼值得關注
概倫電子EDA(器件建模)奈米級器件建模工具被國際客戶採用
芯原股份IP 授權全球第六大 IP 授權商(IPnest 2022 排名)
拓荊科技CVD 裝置PECVD/ALD 裝置進入主流產線
安集科技CMP 拋光液國內唯一量產 CMP 拋光液企業,進入 14nm 節點
中科飛測檢測裝置膜厚量測、缺陷檢測裝置國產替代
燦芯半導體晶片設計服務提供一站式 SoC 設計服務,服務長尾需求

四、中國進展與挑戰

4.1 政策與資金支援

政策/基金時間規模/內容
國家積體電路產業投資基金(大基金)一期20141,387 億元人民幣,聚焦製造環節
大基金二期20192,041 億元人民幣,側重裝置和材料
大基金三期20243,440 億元人民幣,重點支援先進工藝、AI 晶片、先進封裝
”十四五”規劃2021將積體電路列為科技攻關最高優先順序

4.2 中國進展自評表

領域進展差距
晶片設計海思、寒武紀等已有國際競爭力產品先進製程設計工具依賴 EDA 三巨頭
晶圓製造中芯國際 14nm 量產,7nm 級別(N+1)小批次與台積電 3nm 差 2-3 代;EUV 光刻機不可得
先進封裝長電科技 Chiplet 方案已商用CoWoS 等 2.5D/3D 封裝與 TSMC 有差距
EDA模擬 EDA 基本可用,數字 EDA 部分突破全流程覆蓋(尤其先進工藝 P&R)仍有空白
裝置刻蝕、清洗、部分薄膜沉積裝置國產化率提升光刻機(EUV)、檢測裝置(KLA 壟斷)差距大
材料部分光刻膠、CMP 拋光液實現國產替代EUV 光刻膠、高階矽片仍依賴進口
RISC-V 生態中國企業在 RISC-V 基金會話語權提升,阿里平頭哥推出多款 RISC-V 晶片軟體生態(編譯器、OS 適配)仍在建設中

4.3 “卡脖子”清單(鏈-芯-核視角)

核 Core ──→ EUV 光刻機(ASML 獨佔)
        ──→ 先進 EDA 全流程(Synopsys/Cadence)
        ──→ ARM 架構授權(受地緣政治影響)

芯 Chip ──→ 7nm 以下先進製程(無 EUV 則無法量產)
        ──→ HBM(高頻寬儲存,SK Hynix 主導)

鏈 Chain ──→ EUV 光刻膠(日本企業主導)
         ──→ 高階檢測裝置(KLA 壟斷)
         ──→ 先進光掩膜(Photomask)

五、風險與爭議

5.1 技術風險

風險說明
摩爾定律放緩電晶體微縮接近物理極限(矽原子直徑 ~0.2nm),3nm→2nm 收益遞減,成本飆升
Chiplet 互聯標準碎片化UCIe、BoW、AIB 等標準並存,互操作性待驗證
RISC-V 生態不成熟缺乏統一軟體棧,企業版圖割裂,“開源”≠“免費”

5.2 地緣政治風險

風險說明
美國出口管制2022 年 10 月、2023 年 10 月兩次升級,限制先進晶片、裝置、EDA 對華出口
荷蘭/日本跟進管制2023 年荷蘭限制 ASML DUV 光刻機出口,日本限制 23 類裝置
”小院高牆”策略聚焦先進製程(14nm 以下)精準封鎖,成熟製程暫不受限
供應鏈重組成本美國 CHIPS Act 補貼 ~527 億美元,但本土建廠成本比亞洲高 30-50%

5.3 行業爭議

爭議點正方觀點反方觀點
成熟製程產能過剩?中國成熟製程擴產過快,2024-2025 年或出現價格戰成熟製程市場空間大(汽車、工業、IoT),需求仍在增長
AI 晶片泡沫?訓練晶片需求由大型模型驅動,短期供不應求推論晶片可能被通用 GPU 替代;ASIC 定製化趨勢降低 NVIDIA 壁壘
自主可控 vs. 全球化核心技術必須自主,否則受制於人完全自主成本極高,全球化分工效率更高,應”有限自主”
RISC-V 能否替代 ARM?開源無授權費,中國有機會彎道超車ARM 生態 30 年積累,RISC-V 在高效能/伺服器領域差距明顯

5.4 投資視角的風險提示

⚠️ 以下僅為風險梳理,不構成任何投資建議。

  • 政策依賴風險:中國半導體企業高度依賴政府補貼與大基金投資,盈利模式待驗證。
  • 技術迭代風險:押注特定工藝節點(如 14nm)可能因技術路線變化而貶值。
  • 估值泡沫風險:部分中國半導體 SME 上市後 PE 超 100 倍,需警惕回撥。
  • 人才競爭風險:全球半導體人才短缺,中國高階人才(EDA、工藝工程師)缺口顯著。

六、術語速查表

縮寫全稱含義
EDAElectronic Design Automation電子設計自動化工具
FablessFabrication-less無晶圓廠設計公司
Foundry晶圓代工廠
IDMIntegrated Device Manufacturer垂直整合製造商
OSATOutsourced Semiconductor Assembly & Test外包封測
PDKProcess Design Kit工藝設計套件
IP 核Intellectual Property Core可複用的晶片設計模組
Chiplet小晶片/芯粒,模組化封裝技術
UCIeUniversal Chiplet Interconnect Express通用芯粒互聯標準
HBMHigh Bandwidth Memory高頻寬儲存器
CoWoSChip-on-Wafer-on-SubstrateTSMC 的 2.5D 封裝技術
CMPChemical Mechanical Polishing化學機械拋光

七、關鍵資料彙總表

指標資料年份/口徑
全球半導體市場規模5,269 億美元2023,SIA
中國半導體市場規模~1,550 億美元2023,SIA(按消費地)
中國 IC 自給率~23%(IC Insights)/ ~31%(CITA)2023
全球 EDA 市場~150 億美元2023,ESD Alliance
中國 EDA 企業全球份額~5-6%(華大九天、概倫等合計)2023
TSMC 先進製程(≤7nm)營收佔比~67%2023Q4,TSMC 財報
NVIDIA 資料中心營收~475 億美元FY2024(截至 2024/1),NVIDIA 財報
中國大基金三期規模3,440 億元人民幣2024,工商註冊資訊
全球半導體裝置市場~1,000 億美元2023,SEMI
中國半導體裝置國產化率~20-25%(各環節差異大)2023,公開估算

最後提醒:半導體產業鏈高度全球化,任何單一國家的”完全自主”既不現實也不經濟。SME(中小企業)在細分環節的專業化能力,是產業鏈韌性的關鍵補充。本文資訊基於公開資料整理,不構成任何投資建議。


文件版本:v1.0 | 更新日期:2024 年 | 資訊來源:SIA、SEMI、IC Insights、Gartner、TrendForce、各公司年報/官網

source: 公開揭露與公開資料整理 本頁僅用於產業鏈學習、資訊檢索和研究輔助;不構成投資建議,不預測漲跌,不提供買賣、部位或目標價建議。
完整概念頁 複盤 13 節結構 公司投研頁 沿產業鏈找到受益公司 投資課 把概念轉成可跟蹤模型