矽片

1. 3 秒看懂

• 定義與角色：矽片是半導體產業鏈的“地基”。它是由高純度多晶矽經拉晶、切割、研磨、拋光等工序製成的高平整度、近乎無缺陷的圓薄片，作為製造晶片的襯底材料。全球約 90% 以上的積體電路皆以矽片為基材。
• 核心價值：一片 12 英寸矽片上可同時製造數百至數千枚晶片。矽片的純度、晶體完整性、表面平整度與缺陷密度直接決定了晶圓廠光刻工藝的聚焦精度和最終晶片的良率與效能極限。在 5 nm 以下先進製程，矽片微缺陷導致單顆晶片失效的機率大幅上升，襯底質量已成良率瓶頸之一。
• 關鍵特徵：當前主流尺寸為 8 英寸（200 mm） 和 12 英寸（300 mm）；先進製程用矽片純度需達 9N（99.9999999%）以上，部分高階品可達 11N；表面粗糙度控制在 原子級（<0.1 nm），全域性平整度要求達到亞微米量級。

2. 3 分鐘產業解釋

矽片處於半導體產業鏈最前端，其製造過程是物理極限與精密工程的極致結合。核心流程如下：

1. 原料提純：冶金級工業矽（純度約 98%-99%）與氯化氫反應生成三氯氫矽（TCS），經多級精餾提純至雜質含量低於 ppt 級別。隨後在還原爐中通過化學氣相沉積（CVD）反應，生長出純度 9N 至 11N 的電子級多晶矽棒。據中國有色金屬工業協會矽業分會資料，2023 年全球電子級多晶矽產能前三為德國瓦克、美國 Hemlock 和日本德山。
2. 拉單晶：將多晶矽塊在石英坩堝中熔化，通過**直拉法（Czochralski, CZ）**引入籽晶，精確控制熱場、晶體與坩堝的旋轉速率及提拉速度，生長出原子排列一致、直徑可控的單晶矽棒。CZ 法佔全球 8 英寸/12 英寸矽片用單晶產量的 90% 以上；區熔法（FZ）主要用於功率器件，佔比極低。
3. 成型與加工：晶棒經切斷、滾圓、磨削後，由多線金剛石鋸切割成薄片。隨後經歷**雙面研磨、化學蝕刻、邊緣拋光與化學機械拋光（CMP）**等多道工序，最終達到奈米級全域性平坦度與鏡面級表面。
4. 檢驗與交付：歷經幾何引數、電阻率、金屬與顆粒汙染等數百道嚴格檢驗後，在 ISO Class 1-2 級別的超淨環境中包裝，交付晶圓廠進行外延或直接投產。

在商業層面，矽片行業是典型的高度寡頭壟斷市場。根據 SUMCO、信越化學、環球晶圓、Siltronic 與 SK Siltron 等企業年報及第三方機構如 Omdia 的統計（2023 年），按銷售額計算，前五大供應商全球市場份額合計長年維持在 85% 以上。矽片從 8 英寸升級到 12 英寸，意味著全套晶體生長裝置、加工裝置及晶圓廠產線的協同重置，技術和資本壁壘極高，新進入者往往需要 5-7 年才能通過客戶認證並實現規模化盈利。

3. 技術原理

矽片製造的核心工程挑戰可歸結為兩點：長出原子完美排列的單晶體，以及將切割體加工成無損傷、原子級平坦的鏡面。

3.1 晶體生長：直拉法（CZ）的原子級控制

直拉法是受控的固液相變過程，原子從無序液態矽按籽晶晶向重新排列，形成單晶矽棒。

• 無位錯生長機制：通過“Dash縮頸”工藝，在生長初始階段將晶體直徑快速縮小到約 3 mm，使熱應力和晶格失配產生的位錯滑移出晶體表面，從而獲得無位錯籽晶，為後續等徑生長奠定晶體學基礎。
• 氧濃度調控：石英（SiO₂）坩堝壁在高溫下微量溶入矽熔體，部分以 SiO 揮發，部分以間隙氧原子形式進入晶體。氧濃度及其徑向梯度由坩堝與晶體的對轉速率、熔體熱對流及磁場決定。適當含量的氧（ASTM 1979 標準下約 10~18 ppma）可作為內部吸雜中心，通過形成氧沉澱捕獲有害金屬雜質。
• 缺陷工程：原生點缺陷（空位或自間隙原子）在冷卻過程中會凝聚成微缺陷。業內通過精確控制臨界比 V/G（晶體生長速度與固液介面處軸向溫度梯度之比），將空位型缺陷限制於邊緣或使其完全湮滅，生產出“COP-free”（晶體原生顆粒缺陷消除）矽片。此類矽片在先進邏輯（7 nm 以下）與 DRAM/NAND 快閃記憶體產線上已屬必需基材。

3.2 表面完整性：亞表面損傷去除

切割引起的亞表面損傷（微裂紋、位錯網路）必須通過層級遞進的精密加工完全移除。

• 平坦化工藝鏈：
  1. 雙面機械研磨：以游離磨料同步加工兩面，快速去除切割損傷層並修正宏觀幾何形狀。
  2. 化學蝕刻：採用酸性或鹼性溶液全面腐蝕，消除研磨引入的殘餘應力與隱藏裂紋。
  3. 化學機械拋光（CMP）：利用鹼性 SiO₂ 奈米磨料的化學成鍵弱化與機械摩擦的協同效應，實現幾乎無損傷、表面粗糙度亞奈米的鏡面。
  4. 邊緣拋光：對矽片邊緣弧面進行精密拋光，消除應力集中點與顆粒吸附源，降低後續工藝中的碎片率。

4. 關鍵引數

晶圓廠在採購矽片時，關注的是一套精密且多維度的質量指標體系。以 12 英寸邏輯製程用拋光片為例，典型技術要求如下：

• 幾何引數
  • 直徑與厚度：300 mm 矽片直徑公差通常 ±0.2 mm；標稱厚度約 775 μm，先進製程中出現向 700 μm 薄的趨勢以降低電阻和熱阻。
  • 全域性平整度：以總厚度變化（TTV）或 GBIR（全域性背表面參考的理想平面範圍）衡量，先進製程要求 GBIR ≤ 1.0 μm，區域性平整度 SFQR（特定區域正面參照平面）≤ 0.03 μm。
  • 翹曲度與彎曲度：翹曲度通常要求 ≤ 30 μm，彎曲度 ≤ 20 μm，以確保在光刻機真空吸盤上無畸變吸附。
• 晶體質量
  • 電阻率：根據器件需求，n 型或 p 型摻雜，徑向電阻率變化（RRV）要求 <5%。
  • 氧與碳含量：間隙氧濃度 10~18 ppma；替位碳濃度 <0.1 ppma，以避免柵氧化層缺陷。
  • 缺陷密度：COP 與位錯密度需達到 <0.1 個/cm²（先進製程用）。
• 表面特性
  • 粗糙度：原子力顯微鏡（AFM）測得 RMS <0.1 nm。
  • 顆粒汙染：表面顆粒（≥0.1 μm）數 <10 個/片。

部分指標參考自 SEMI 標準（如 M1-1109, M76-0318）及各半導體制造巨頭供應商規格書。

5. 產業鏈全景

矽片產業鏈深度巢狀於半導體“材料-製造-封測”大鏈條中。其上游為電子級多晶矽及原輔材料，中游為矽片製造（拋光片、外延片、SOI 等），下游為晶圓代工廠和垂直整合製造（IDM）企業。

• 上游：電子級多晶矽是成本核心與純度源頭。此外，高純石英坩堝（用於拉晶）、金剛線（切割）、CMP 漿料與拋光墊等輔材同樣技術密集。特別是合成石英砂坩堝內層塗料技術，長期被日本等供應商掌握，對拉晶良率影響顯著。
• 中游：矽片廠將多晶矽加工成合格襯底。外延片（Epitaxial Wafer）是在拋光片表面再沉積一層精確控制電阻率和厚度的單晶矽，廣泛用於模擬、功率與 CIS 晶片。SOI（絕緣體上矽）則在埋氧層上形成頂層矽，多用於射頻、耐輻射、高速邏輯，其製造由法國 Soitec 主導的 Smart Cut™ 技術牢牢佔據高階市場。
• 下游：包括台積電、三星、英特爾等邏輯與儲存晶片廠，以及英飛凌、ST 等功率和模擬廠商。它們對矽片的規格、批次一致性與供應鏈穩定性要求極為苛刻，通常通過簽訂長期供貨合同（LTA）鎖定產能。

6. 成本結構分析

矽片製造屬於資本與技術雙密集型，成本構成可反映其重資產屬性。

根據滬矽產業、TCL 中環等企業招股書及年報揭露資料（2020-2023 年綜合口徑），12 英寸拋光片成本結構大致為：

• 直接材料：約佔 35%-45%。多晶矽料成本佔比最高，是成本波動的核心變數；其次是拋光液、金剛線等耗材。
• 製造費用：約 35%-45%。涵蓋裝置折舊（多線鋸、研磨機、CMP 機臺、清洗站等）、潔淨室維持與電力，12 英寸產線裝置單體價值極高，折舊的影響往往超過人工。
• 人工成本：約 5%-10%。由於高度自動化，人工佔比相對較低。
• 運輸與其他：約 5%。

外延片成本中，拋光片本身作為基底，加上外延沉積工序的電耗、高純氣體（矽源氣等）和機臺折舊，製造成本通常比拋光片高出 30%-60%。規模經濟極為顯著：一座月產 10 萬片的 12 英寸矽片廠，與月產 3 萬片相比，單位成本可下降 20% 以上，因此行業內不斷追求產能爬坡與利用率的穩定高位。

7. 市場規模與量價趨勢

全球矽片市場規模隨半導體週期波動，長期趨勢向上。據 SEMI SMG 與 Omdia 統計：

• 出貨面積：2023 年全球矽晶圓出貨面積約 126 億平方英寸，年增率有所下滑，但 2022 年曾創下 147 億平方英寸的歷史高點。其中 12 英寸矽片面積佔比已超過 70%，8 英寸約 25%，6 英寸及以下逐漸萎縮。
• 銷售額：2023 年全球矽片市場銷售額約 132 億美元，前值為 153 億美元（2022 年）。價格跟隨供需與 LTA 調整：2021-2022 年短缺期價格上漲，2023 年因儲存與邏輯去庫存，現貨價小幅回落，但 12 英寸 LTA 價格相對堅挺。
• 尺寸升級：2019 年以來，12 英寸矽片需求驅動力來自高效能運算、5G、AI 和汽車電子。12 英寸外延片及先進拋光片長期結構性緊缺。8 英寸則受汽車 MCU、電源管理 IC 等成熟節點需求支撐，維持較高產能利用率。
• 中國市場：據中國電子材料行業協會及海關資料，2023 年中國大陸矽片市場規模約 36 億美元，全球佔比超 26%，但國產 12 英寸矽片自給率仍不足 10%，替代空間巨大，近年大量資本湧入。

8. 競爭格局

矽片行業呈現“寡頭壟斷 + 區域性挑戰者”的格局。

• 全球五強：

  1. 信越化學（日本）：半導體矽片份額常年第一，技術覆蓋全面，在先進 12 英寸拋光片與 SOI 等領域均處前沿。據其年報推算，半導體矽片事業部營收約 40 億美元級別。
  2. SUMCO（日本）：第二大供應商，與信越化工共同構築日本在矽片領域的絕對優勢，長期擁綁與主要客戶的 LTA。
  3. 環球晶圓（中國臺灣）：通過併購（原 SunEdison 半導體、丹麥 Topsil 等）成為全球第三大，產品覆蓋全尺寸。
  4. Siltronic（德國）：歐洲唯一前五成員，專注高階 12 英寸拋光與外延片，其高純多晶矽部分來自母公司瓦克。
  5. SK Siltron（韓國）：背靠 SK 集團，主攻 8 英寸和 12 英寸，受益韓國儲存雙雄的龐大內需。

  上述五家合計按營收計市佔率 ~85%（2023 年）。排名可能因併購變動，但巨頭格局穩定。

• 中國挑戰者：滬矽產業（旗下上海新昇）已實現 12 英寸拋光片規模銷售，並進入中芯國際、華虹等供應鏈，2022 年營收近 8.3 億元人民幣；TCL 中環在光伏矽片基礎上擴充套件半導體矽片；立昂微、有研半導體、中欣晶圓等也在積極擴產。但總體而言，國內產能集中於 8 英寸及以下，12 英寸正處驗證或初步上量階段。

各方面資料來自各公司年報、SEMI 報告及國內券商中性研究報告彙總，不代表任何投資建議。

9. 技術演進路徑

矽片技術演進圍繞著“更大尺寸、更高平整度、更薄厚度、更功能化”。

1. 尺寸演進：自 2000 年代 12 英寸量產以來，關於 18 英寸（450 mm）矽片的討論持續至今。由於裝置投資高達數百億美元且晶片廠協同升級困難，18 英寸量產已被全球半導體業者無限期擱置。業界已轉向充分挖掘 12 英寸的價值極限，通過光刻機的進步與 EUV 等技術繼續推進摩爾定律。
2. 功能化襯底：
   • 外延片：在拋光片表面進行氣相外延，實現精準的雜質濃度與層厚，已成為模擬、功率及 CIS 的標配。
   • SOI：具有埋氧層絕緣特性，可降低寄生電容、實現低功耗高速，在 RF-SOI、FD-SOI（用於 IoT 與汽車 MCU）領域展現優勢。SOI 的製造主力為法國 Soitec，其晶圓鍵合與離子注入剝離技術構築了極高壁壘。
   • 異質整合：如矽基 GaN（氮化鎵）外延片、SiC 襯底上的 GaN 等，但嚴格歸於化合物半導體襯底，非純矽片範疇。
3. 質量控制智慧化：引入線上晶體缺陷檢測、深度學習影像識別，即時調控拉晶工藝，向“零缺陷”邁進。

10. 關鍵壁壘

矽片行業的高集中度源於五大核心壁壘：

• 技術壁壘：涵蓋多晶矽至成品片的數百道精密工序，無缺陷拉晶、金剛線切割亞表面損傷控制、CMP 原子級拋光等關鍵技術需要漫長的研發積累和大量專有工藝訣竅。即使裝置可購買，工藝引數仍構成黑箱。
• 客戶認證壁壘：半導體晶圓廠對矽片的認證週期通常需要 18~36 個月，涉及數百項效能與可靠性測試。一旦通過認證，雙方傾向於長期繫結，以保障品質與產能。新的供應商面臨極高的轉換成本。
• 資金壁壘：月產 10 萬片的 12 英寸矽片產線建設成本約 20~30 億元人民幣，加之裝置折舊壓力和 5 年以上虧損期，使進入者必須具備雄厚的資本實力。TCL 中環的半導體專案累計投入已超百億元。
• 供應鏈壁壘：電子級多晶矽、高純石英坩堝等核心原材料供應商資質稀缺，尤其合成坩堝內層砂全球供應集中，一旦斷供將引發停產。
• 規模效應壁壘：高產能利用率可顯著攤銷固定成本，並支撐與客戶簽訂 LTA，形成正反饋，令小產能競爭者難以立足。

11. 政策環境

全球主要半導體消費/生產國紛紛將矽片等關鍵材料納入戰略產業進行保護和扶持，政策環境深刻影響產業格局。

• 中國“新型舉國體制”：國家積體電路產業投資基金（大基金）一期、二期合計注資超 3000 億元人民幣，矽片材料是重點支援方向。滬矽產業、中欣晶圓等均獲國資支援。同時，國家發改委將 6 英寸、8 英寸、12 英寸矽片專案列入《產業結構調整指導目錄》鼓勵類，部分地區提供稅收“兩免三減半”或“五免五減半”優惠。
• 美國晶片與科學法案（CHIPS and Science Act 2022）：為半導體制造提供約 527 億美元補貼，材料供應商也納入資助範圍；美國還推動與日韓等的“晶片四方聯盟”（Chip4），強化自身供應鏈韌性。
• 歐盟《歐洲晶片法案》：計劃投入 430 億歐元，明確支援本土材料製造商如 Siltronic 等擴大 12 英寸產能，減少對亞洲依賴。
• 日本與韓國：日本經濟產業省通過“後 5G 基金”等資助信越化學和 SUMCO 的先進 SiC 與矽片技術研發。韓國政府擴大對 SK Siltron 等材料廠商的稅收抵免，鞏固儲存用矽片競爭優勢。

這些政策在一定程度上扭曲了全球成本曲線，但對於打破壟斷、保障供應多元化具有重要作用。

12. 代表企業概覽

以下僅從產業特徵出發，介紹幾家在不同層級具代表性的矽片製造商，不作任何主觀評價或預測、不構成任何投資建議。

• 信越化學：全球半導體矽片龍頭，總部日本東京。技術最為全面，能同時穩定供應 12 英寸先進拋光片、外延片、SOI 等全系列矽基材料，其與各大晶片廠深厚繫結，長期訂單覆蓋大部分產能。
• SUMCO：總部日本東京，第二大半導體級矽片商，與信越化學共佔全球市場約五成。公司側重於電力電子及 DRAM 應用，客戶包括韓國頭部儲存企業。
• 環球晶圓：總部中國臺灣新竹，全球第三大矽片商，通過 2016 年併購 SunEdison 半導體一躍為世界級公司。產品覆蓋 6 英寸至 12 英寸各型別，產能據點遍佈亞洲、歐洲和美國。
• Siltronic：總部德國慕尼黑，歐洲半導體矽片標誌性企業，主攻 12 英寸高階拋光與外延片，先進製程用矽片佔比較高。其在德國 Freiberg 建有先進晶棒拉制基地。
• SK Siltron：總部韓國龜尾，主要服務韓國半導體雙雄，在 8 英寸和 12 英寸均具規模，近年加速向環保和碳化矽領域延伸。
• 滬矽產業：中國大陸首家實現 12 英寸拋光片規模化銷售的企業，旗下上海新昇月產能已達數十萬片，產品進入中芯國際、華虹等供應鏈。公司亦通過子公司 Okmetic 及新傲科技版面配置 SOI 和外延片。
• TCL 中環：前身為天津中環半導體，半導體矽片主要集中於 8 英寸區熔及直拉片，應用於功率器件和感測器等，近年亦向 12 英寸挺進。

再次宣告：以上企業羅列僅用於產業知識普及，不構成任何買進、賣出或持有建議。

13. 行業風險

儘管長期需求增長確定，矽片行業仍存在多重風險，應在戰略層面予以關注。

• 週期性波動風險：半導體產業具有極強的週期性。儲存晶片、邏輯晶片的庫存調整曾導致 2023 年矽片出貨面積下滑約 14%，價格承壓。矽片廠商的盈利能力高度依賴下游需求和自身產能利用率。
• 地緣政治風險：中美科技博弈與出口管制措施，可能使中國矽片廠在高階裝置（如離子注入機、CMP 機臺）和核心多晶矽料採購上受限。日本曾對韓國實施高純化學材料限制，此類風險可能重演於矽材領域。
• 技術替代風險：以碳化矽（SiC）、氮化鎵（GaN）為代表的寬禁帶半導體在功率和射頻等領域對部分矽基器件形成替代。但需注意，矽仍將長期佔統治地位，特別是在邏輯與儲存海量市場，但區域性細分市場的替代會改變不同尺寸和型別矽片的需求結構。
• 產能過剩風險：中國境內大量新建 8/12 英寸矽片專案，若市場需求增長不及預期，或驗證週期延長，可能導致階段性供給過剩，價格戰加劇，行業洗牌。
• 環境與能源約束：矽片製造涉及大量電力和水資源消耗。在全球碳中和背景下，電費上漲與環保法規趨嚴，可能抬高生產成本，並限制部分割槽域擴產可能。

14. 總結與展望

矽片作為半導體大廈的基石，其戰略意義隨晶片重要性上升而不斷強化。全球半導體對矽基材料的依賴在未來十年內難以撼動，矽片行業將持續受益於數字化轉型、人工智慧和高效能運算的巨量需求。

趨勢一：12 英寸佔比繼續擴大。 隨著邏輯晶片向更先進製程遷移以及 DRAM、3D NAND 對 12 英寸襯底需求的絕對主導，12 英寸的面積佔比預計從 2023 年的約 70% 升至 2030 年的逾 80%。12 英寸拋光片與外延片的結構性短缺長期存在，高質量供給仍將是產業焦點。

趨勢二：價值量提升。 先進製程對矽片缺陷、平整度、潔淨度的要求大幅度提升，COP-free 矽片、超平坦矽片等高規格產品溢價明顯。矽片單價有望隨技術迭代而緩慢攀升，從“賣面積”逐步轉變為“賣效能”。

趨勢三：區域供應鏈重組。 在各國晶片自主化大潮下，矽片產能本地化趨勢顯著。歐洲、美國、日本和中國大陸的矽片產能均有不同規模的新建或擴建計劃，全球供應鏈將變得更加區域化、碎片化，這可能增加整體成本但也帶來多樣化供應機會。

趨勢四：材料體系邊界拓展。 以矽為基礎的 SOI、矽光子襯底等“矽+”路線日漸成熟，為矽片行業開啟新的增值空間。同時，碳化矽等寬禁帶半導體的興起雖在功率領域形成競爭，但反向推動矽基器件向高壓、高頻、智慧整合方向發展，兩者將長期並存。

對於產業參與者而言，能否在先進晶體生長、平坦化和缺陷工程領域持續取得突破，建立高效的大規模製造能力，並通過客戶認證鎖定長期訂單，將是決定其在全球矽片新格局中地位的關鍵。本文僅作產業知識梳理，不構成任何投資或決策建議。

15. 附錄：術語表

• CZ（直拉法）：Czochralski Method，將籽晶浸入熔融矽中並緩慢提拉以獲得單晶的技術。
• FZ（區熔法）：Float Zone Method，利用高頻感應線圈在無坩堝條件下對多晶棒分割槽熔化生長單晶，主要用於高純度、高阻矽片。
• CMP（化學機械拋光）：Chemical Mechanical Polishing，結合化學蝕刻與機械研磨實現全域性平坦化。
• COP：Crystal Originated Particle，晶體原生顆粒缺陷，指在晶體生長過程中由空位凝聚形成的微小空洞。
• SFQR：Site Flatness Quality Referenced front Surface，區域性正面平整度引數。
• GBIR：Global Backside Ideal focal plane Range，全域性背表面理想參考面範圍。
• LTA：Long-Term Agreement，矽片廠與晶片廠簽訂的長協訂單，鎖定價格與供貨量。
• SOI：Silicon-On-Insulator，在絕緣層上形成頂層矽的結構，用於高速低功耗器件。
• 9N/11N：表示純度的說法，9N 代表 99.9999999%（九個 9），11N 代表 99.999999999%（十一個 9）。

所有資料來源：各公司公開年報、SEMI 年度報告、Omdia 行業分析、中國電子材料行業協會、中國海關總署公開統計及公開學術文獻，不包含任何未公開資訊。