源掩模協同最佳化（Source-Mask Optimization, SMO）
1 ⚡ 3 秒看懂
一句話定義：源掩模協同最佳化（SMO）是計算光刻的關鍵使能技術——將光源強度分佈與掩模圖形作為聯合變數進行多目標迭代求解，以在給定的光刻工藝條件下最大化工藝視窗（Process Window）。 核心價值：在奈米尺度下，光源和掩模不再可獨立設計；SMO 讓晶片製造從“經驗試湊”轉為“演算法驅動”，是 28 nm 以下邏輯、先進 DRAM 和 3D NAND 工藝中不可或缺的一環。 關鍵詞：計算光刻 · 光源整形 · 掩模最佳化 · 逆向光刻（ILT）· 高 NA EUV · 工藝視窗
2 📖 3 分鐘產業解釋
SMO 屬於半導體制造的哪一個環節？
SMO 位於 設計–製造協同 的關鍵交界處。晶片設計版圖交付晶圓廠後，並不能直接刻在掩模上——必須經過光學鄰近效應修正（OPC）、光源最佳化和掩模可製造性增強。SMO 將傳統上串聯的“先定光源後修掩模”流程轉變為一次聯合求解，直接影響光刻解析度、套刻精度和晶片良率。
它解決了什麼產業痛點？
| 痛點 | 未引入 SMO 的做法 | SMO 驅動的做法 |
|---|---|---|
| 工藝視窗不足 | 工程師憑經驗選擇環形/四極等標準光源，再用基於規則或模型的 OPC 修正 | 演算法自動搜尋畫素化自由曲面光源，同時最佳化掩模輔助圖形 |
| 單次流片成本過高 | 多輪掩模改版、試錯 | 一次計算即鎖定光源-掩模組合，減少光罩修改輪次 |
| EUV 特有的陰影效應與掩模 3D 效應 | 獨立調整光源或偏置掩模 | 聯合最佳化可對稱補償非理想物理效應 |
關鍵規模資料（口徑標註）
| 指標 | 數值 | 年份與來源 |
|---|---|---|
| 全球計算光刻軟體市場規模 | 約 18 億美元（含 OPC、SMO、ILT、資料準備等） | 2023 年，第三方行業調研估算，不同機構口徑存在差異 |
| SMO 相關模組市場規模 | 估計佔計算光刻軟體約 35%–45%，即約 6–8 億美元 | 2023 年，基於產業鏈調研的估算 |
| 先進節點（7 nm 以下）SMO 滲透率 | 接近 100%（所有 EUV 層均需 SMO/ILT） | 2024 年，ASML/台積電公開技術論壇描述 |
| 單次完整晶片 SMO 所需計算資源 | 數千至數萬 CPU·核時（高階 GPU 叢集數小時至數天） | 2022–2023 年，EDA 廠商白皮書及使用者會議 |
| 全球計算光刻軟體競爭格局 | Synopsys、Siemens EDA、ASML Brion 三家合計佔 >85% | 2023 年，行業估計 |
技術代際簡表
1990s 基於規則的 OPC（i-line/KrF）
↓
2000s 基於模型的 OPC（ArF），光源仍為固定標準型
↓
2005+ SMO 概念提出（IBM/Rosenbluth），初期聚焦 45 nm 節點
↓
2010s 14 nm/16 nm FinFET 量產，SMO 標配化，多廠商軟體成型
↓
2018+ 逆向光刻技術（ILT）與 GPU 加速興起，SMO 與 ILT 邊界模糊
↓
2023+ 高 NA EUV（NA=0.55）匯入，3D 掩模效應驅動 SMO+ILT 深度融合3 🔬 技術原理
3.1 數學架構
SMO 可以形式化為有約束的大規模非線性最佳化問題：
\min_{mathbf(M),mathbf(S)} \Phi(mathbf(M),mathbf(S)) = \sum_{i} w_i \cdot L_i(mathbf(M),mathbf(S)) + R(mathbf(M))
其中：
- M：掩模透射函式（可表示為畫素化圖形或連續相位/幅度分佈），受掩模製造規則約束；
- S：光源畫素陣列表徵的角度–強度分佈，受光源總功率、對稱性、瞳孔填充率限制；
- L_i：損失項，通常包括邊緣放置誤差（EPE）、工藝變化頻寬（PV band）、焦深（DOF）、曝光寬容度（EL）、掩模複雜度懲罰等；
- R(M)：掩模可製造性正則項（如最小特徵尺寸、間距、角落圓化控制）。
3.2 正向光刻模型
核心成像模型採用 Hopkins 部分相干成像 或 Abbe 成像 公式：
I(x,y) = \iiint TCC(f',g';f'',g'')\, tilde(M)(f',g')\, tilde(M)^*(f'',g'')\, e^{-2\pi i[(f'-f'')x+(g'-g'')y]}\,df'dg'\,df''dg''
透射交叉係數（TCC）由光源、投影物鏡光瞳函式和光刻膠擴散效應共同決定，直接關聯光源變數 S。在高 NA EUV 條件下，必須引入向量成像模型和掩模 3D 電磁場模擬，以準確捕捉掩模多層結構的衍射效應，這使得 TCC 矩陣維度倍增，計算複雜度急劇上升。
3.3 最佳化演算法路線
| 演算法型別 | 典型方法 | 優勢 | 侷限 |
|---|---|---|---|
| 交替最佳化 | 先後最佳化光源、掩模，迭代迴圈 | 工程實現簡單，收斂快 | 容易陷入區域性極小值 |
| 聯合梯度法 | 對 M、S 同時計算解析梯度（伴隨方法） | 理論上收斂質量更優 | 需精確推導複雜梯度，記憶體開銷大 |
| 隨機/進化演算法 | 遺傳演算法、模擬退火、粒子群 | 全域性搜尋能力強 | 計算量巨大，多用於早期探索 |
| 逆向設計（ILT 核心） | 直接求逆問題解，生成自由形式掩模 | 可實現最極限工藝視窗 | 掩模可製造性約束困難 |
目前主流 EDA 工具多采用改進的交替最佳化與梯度法混合策略，具體實現細節屬商業機密，公開文獻未見完整揭露。
3.4 與 ILT 和常規 OPC 的關係
- OPC 僅在給定光源下修正掩模邊緣；自由度低、視窗有限。
- SMO 同時最佳化光源與掩模，但掩模仍沿用傳統 OPC/輔助圖形風格；適用於 28 nm 至 5 nm 多數層次。
- ILT 將掩模完全畫素化最佳化；常被視為 SMO 的極致化，在 3 nm 以下節點和關鍵 EUV 層次快速普及。
產線上常見的流程：SMO 定光源 → ILT 定掩模 → 矽驗證 → 微調。SMO 是通向 ILT 的必經之路。
4 📊 關鍵引數
| 引數 | 定義 | 對 SMO 的意義 | 典型量值/目標（參考） |
|---|---|---|---|
| 焦深（DOF） | 允許晶圓高度偏差而不導致圖形失敗的範圍 | 光源-掩模聯合最佳化首要目標之一 | 先進節點 > 60–100 nm（取決於層和光刻條件） |
| 曝光寬容度（EL） | 允許曝光劑量變化而不導致 CD 超差的範圍 | SMO 可提升 EL 3–8 個百分點（學術文獻，2010s） | > 8–10% 為佳 |
| 掩模誤差增強因子（MEEF） | 掩模 CD 誤差與晶圓 CD 誤差之比 | SMO 通過光源調諧降低 MEEF，改善掩模成本 | 一般要求約 2–4，關鍵層次需 < 2 |
| PV Band（工藝變化頻寬） | 在聚焦/劑量變化範圍內，輪廓移動的包絡 | 越小代表工藝健壯性越強 | 設計規則中嚴格限定 |
| 邊緣放置誤差（EPE） | 模擬/實際輪廓與目標輪廓的偏差 | 聯合最佳化的主要損失函式 | 先進節點要求全晶片 EPE RMS < 1–2 nm |
| 光源填充率（Pupil Fill Ratio） | 有效光源畫素佔總照明光瞳的比例 | 自由光源下必須控制能量利用率和瞳孔對稱性 | 典型 10–30%，取決於演算法約束 |
| 掩模複雜度指標 | 輔助圖形數量、最小尺寸、邊緣長度等 | 過高會增加掩模成本和製造週期 | 由掩模廠規則約束 |
以上典型值綜合 2018–2024 年學術文獻與 EDA 廠商技術資料，具體節點和層次差異大，不可直接橫向比較。
5 🛤️ 技術路線
5.1 從“規則”走向“自由”
| 階段 | 光刻波長 | 光源形狀 | 掩模修正 | SMO 角色 |
|---|---|---|---|---|
| 1990s | i-line/KrF | 傳統圓形/環形 | 基於規則 OPC | 未出現 |
| 2000s | ArF dry | 標準環形、四極、二極 | 基於模型 OPC | 學術概念驗證（45 nm 路徑探索） |
| 2010s | ArF immersion | 畫素化自由光源（freeform） | 高階模型 OPC+輔助圖形 | 14 nm/16 nm 量產匯入，SMO 軟硬體分離 |
| 2018–2023 | EUV（NA=0.33） | 自由光源適應 EUV 非對稱性 | ILT 初代；SMO+ILT 組合 | 7 nm/5 nm/3 nm 深入融合 |
| 2024+ | 高 NA EUV（0.55） | 考慮變形光學系統的非均勻照明 | 全晶片 ILT + 掩模 3D | SMO 必須與 ILT、曲線掩模協同；機器學習加速 |
5.2 技術演進的關鍵驅動
- 光刻機光學限制：數值孔徑增大使得像差敏感度提高，需要更精細的聯合最佳化。
- 計算硬體飛躍：GPU 叢集使得畫素級最佳化成為可能；NVIDIA H100 等大幅縮短 SMO 迭代時間。
- 掩模製造能力：多束掩模寫入機可製造複雜輔助圖形和曲線掩模，拓寬了 SMO 搜尋空間。
- 地緣政治因素：計算光刻軟體出口管制推動中國自主研發，但技術差距仍顯著，自研路線多以追趕式 SMO 為主。
6 ⛓️ 上游
| 上游環節 | 具體組成 | 代表企業/機構 | 對 SMO 的影響 |
|---|---|---|---|
| 光刻機 | 深紫外（DUV）浸沒式、EUV、高 NA EUV 裝置 | ASML（EUV 壟斷）、尼康、佳能 | 光源整形器硬體、光瞳形態約束均來自光刻機設計；SMO 必須匹配具體機型光學引數 |
| 光掩模製造 | 先進掩模坯料、電子束/多束寫入、缺陷檢測 | DNP、Toppan、Photronics、中電科 | 掩模可製造性規則（MRC）直接限制 SMO 掩模自由度 |
| GPU/加速晶片 | 用於光刻成像模擬和逆問題求解 | NVIDIA、AMD、Intel（Habana） | SMO 計算密集，GPU 算力決定迭代速度和可負擔性；美國出口管制影響中國獲取高階 GPU |
| 演算法與模型研究 | 電磁模擬、逆問題、機器學習 | IMEC、Fraunhofer、大學、IBM 等 | 新演算法可降低 SMO 計算量、提升收斂質量；部分預研成果最終進入 EDA 工具 |
| EDA 基礎平台 | 版圖資料庫、設計規則驅動引擎 | Synopsys、Siemens EDA、華大九天 | SMO 需與全流程 EDA 無縫整合；平台缺失會抬高 SMO 工具落地門檻 |
7 ⛓️ 下游
| 下游應用 | 代表性製程 | SMO 需求強度 | 特徵描述 |
|---|---|---|---|
| 智慧手機 AP/SoC | 3 nm/2 nm 邏輯 | 極高 | 關鍵 EUV 層幾乎全部依賴 SMO+ILT；晶片面積小但圖案複雜，對工藝視窗極度敏感 |
| HPC/資料中心晶片 | 4 nm/3 nm 及高階封裝 | 極高 | 大面積晶片難以保障均勻性，SMO 可進行跨區域差異化最佳化 |
| 先進 DRAM（DDR5/HBM） | 1α / 1β / 1γ nm | 高 | 週期性陣列與稀疏邏輯同時存在，SMO 用於平衡規則與隨機圖案的視窗 |
| 3D NAND | 1xx–2xx 層 | 中高 | 儘管關鍵尺寸相對寬鬆，但高深寬比、儲存孔陣列的一致性需要光刻工藝最佳化，SMO 逐步滲透 |
| 影像感測器/模擬/混合訊號 | 28 nm–65 nm | 中低 | 部分層次需 OPC+SMO 以控制特殊尺寸和漏光；整體視窗需求不及邏輯 |
| 功率半導體 | 90 nm 及以上 | 低 | 常規 OPC 足夠；SMO 幾乎不使用 |
總體上，SMO 的滲透隨製程節點微縮和市場對計算效能的要求同步提升。2024 年全球先進節點（≤7 nm）產能佔比持續擴大，帶動 SMO 需求剛性增長。
8 🏢 受益公司
注：以下僅客觀分析產業鏈各環節因 SMO 滲透獲得業務驅動的邏輯，不構成任何投資建議。
| 受益環節 | 公司 | 受益邏輯 | 定量參考（標註口徑） |
|---|---|---|---|
| 晶圓代工 | 台積電、三星、英特爾 | SMO 使得先進節點良率爬坡加速、工藝視窗擴大，直接降低缺陷密度和成品率損失 | 台積電 2023 年先進製程（7 nm 及以下）營收佔比約 58%（公司年報） |
| 邏輯 IDM / 儲存 | SK 海力士、美光、鎧俠/西部資料 | 新世代 DRAM 和 3D NAND 層數提升高度依賴 SMO/ILT | 各公司年度報告均強調先進光刻平台引進，具體 SMO 支出未單獨揭露 |
| EDA/計算光刻軟體 | Synopsys、Siemens EDA、ASML Brion | 直接銷售 SMO/ILT 工具及計算叢集許可；SMO 模組單價高，復購性強 | Synopsys 2023 財年 EDA 總營收約 59 億美元（年報），計算光刻約佔 10–15%（行業估算） |
| 光刻機 | ASML | SMO 與高階光刻機形成“軟硬鎖合”：客戶購買 EUV 必須同時具備 SMO 能力，增強客戶粘性 | ASML 2023 年 EUV 營收約 91 億歐元（年報），計算光刻軟體部分未單列 |
| 計算硬體 | NVIDIA、AMD | SMO 計算農場大規模採購 GPU；先進節點每增加一個掩模層便增加 GPU 計算任務 | 公開資料未見各晶圓廠採購 GPU 用於計算光刻的具體數量 |
| 掩模製造 | DNP、Toppan、Photronics | SMO 生成的複雜曲線掩模、高密度輔助圖形推升掩模價值量 | Photronics 2023 年營收約 8.9 億美元（年報），未區分 SMO 相關比例 |
9 💰 市場規模
9.1 計算光刻整體市場
- 2023 年：全球計算光刻軟體與服務市場約 18 億美元（行業調研估算，不同分析機構數值在 15–20 億美元間浮動）。
- 2028 年展望：多家諮詢機構預測 CAGR 約 8–12%，主要驅動力為 EUV 層數增加、ILT 普及和 GPU 加速帶來的軟體價值提升；預計可達 28–32 億美元（基於 2023–2024 年數份公開產業鏈預測的交叉參考，具體來源未統一）。
9.2 SMO 可歸屬市場
- 按軟體模組口徑，SMO 相關（含純 SMO 及 SMO+ILT 組合許可）約佔計算光刻總體的 35%–45%，對應 2023 年約 6–8 億美元，2028 年有望達到 11–14 億美元（均為估算）。
- 計算方法：先進節點每片晶圓需經過數十層光刻，EUV 層一半以上需 SMO/ILT 迭代；EDA 廠商通常按“核心數·年”或“技術節點許可”計費，公開定價資訊極少。
9.3 中國相關市場
- 中國計算光刻軟體市場目前幾乎由外資三強主導，國產滲透率極低。具體規模未見於權威統計，推算中國佔全球半導體產能約 16–18%（IC Insights，2023），按比例可能對應約 2–3 億美元計算光刻市場，但實際因先進節點受限，可服務市場遠小於此值。
- 國產計算光刻軟體公開營收資料未見，整體處於研發匯入期。
10 ⚔️ 玩家對比
10.1 全球計算光刻軟體三巨頭（含 SMO 能力）
| 維度 | Synopsys (Proteus™) | Siemens EDA (Calibre®) | ASML Brion (Tachyon™) |
|---|---|---|---|
| SMO 產品 | Proteus SMO、Proteus ILT | Calibre SMO、Calibre OPC | Tachyon SMO、HyperLith ILT |
| 核心技術路線 | 聯合梯度法 + 曲線掩模最佳化 | 與 Calibre 驗證平台緊耦合 | 光刻機原生資料搭配專用硬體加速器 |
| 市場佔有率（計算光刻整體） | ~40–50%（行業估算，2023） | ~25–30%（行業估算，2023） | ~15–20%（行業估算，2023） |
| 獨特優勢 | 與 Synopsys 全流程 EDA 無縫整合；客戶群最廣 | 物理驗證領域絕對統治力；OPC 流程成熟 | 硬體級協同：直接最佳化 ASML 光源整形器；獨家 EUV 量測反饋迴圈 |
| 目標客戶 | 全球主要邏輯/儲存晶圓廠 | 全球主要 IDM 與晶圓廠，尤其在成熟節點仍有龐大裝機量 | 最先採用 EUV 的頂級客戶（台積電、三星、英特爾） |
| 2023 年相關業務營收 | EDA 總計 ~59 億美元，計算光刻約 6–9 億美元（估算） | 未單獨揭露（西門子數字化工業軟體集團總營收約 45 億歐元） | 未單獨揭露；Brion 屬於 ASML 應用業務的一部分 |
10.2 中國計算光刻廠商
| 公司/機構 | 主要產品/方向 | 製程覆蓋（公開資訊） | 進展與挑戰 |
|---|---|---|---|
| 東方晶源 | CD-SEM 影像分析、計算光刻（OPC/SMO） | 公開報道顯示 28 nm 及以上節點驗證中（截至 2023 年） | 2023–2024 年有部分產線驗證揭露，量產滲透率公開資料未見 |
| 華大九天 | EDA 全流程（含光刻模擬模組） | 光刻模擬工具尚在開發階段，先進節點未見量產支援 | 2022 年科創板上市；光刻聚焦於模擬與部分驗證 |
| 國微集團 | 計算光刻軟體 | 產品迭代中，具體制程節點與客戶未詳細揭露 | 公開資料未見詳細技術指標和量產案例 |
| 中科院微電子所等 | 基礎演算法、SMO/ILT 學術原型 | 主要為學術論文級別 | 與產業工具差距顯著；多聚焦於部分模組驗證 |
| 華為海思 | 計算光刻研究 | 公開資料未見明確成熟產品 | 受晶片供應影響，EDA 版面配置優先順序調整，未見計算光刻單獨商用 |
國產廠商共同面臨的制約：缺乏先進光刻機實測條件、高階 GPU 受限、晶圓廠驗證週期長。短期內對全球格局影響有限。
11 ⚠️ 風險
11.1 技術風險
- 計算資源爆炸：3 nm 以下節點全晶片 ILT 可能需求數百萬核·小時，若 GPU 效能增長放緩或電費攀升，可能制約 SMO 的經濟性。
- 模型精度逼近物理極限：隨機效應（光子散粒噪聲、光刻膠分子離散）在高靈敏 EUV 工藝下不可忽略，SMO 工藝視窗的預測精度面臨挑戰。
- ML 黑箱化：深度學習加速 SMO 已在部分工具中使用，但晶圓廠對“不可解釋的結果”持謹慎態度，尤其在汽車等零缺陷應用領域。
11.2 地緣與供應鏈風險
- 計算光刻軟體斷供：美國 2022 年 10 月起對先進 EDA 工具實施出口管制，SMO 軟體包含在內；中國企業無法獲取最新版本，可能拉大先進製程差距。
- GPU 獲取受限：美國多次收緊 AI/GPU 晶片出口，影響中國計算光刻農場的算力建設。
- EUV 光刻機缺位：無 EUV 光刻機意味著無法真實執行 EUV SMO，軟體研發缺少工藝反饋閉環。
- 供應鏈單點故障：Synopsys、Siemens EDA、ASML 在計算光刻領域高度集中，任何一方產品漏洞或服務中斷都會影響全球先進晶片生產。
11.3 商業與競爭風險
- 客戶自研趨勢：領先晶圓廠（如台積電、英特爾）均在內部開發專有 SMO/ILT 工具，可能減少對外部 EDA 採購的依賴。
- 價格模型壓力：隨著計算光刻成為必需品，EDA 廠商與晶圓廠之間關於許可費、計算資源付費的博弈加劇。
- 開源替代的不確定性：學術界推動開源計算光刻（如 lithojs 等），短期內難以替代商業工具，但可能逐步侵蝕低端市場。
12 🔍 誤讀糾偏
| 常見誤讀 | 實際情況 |
|---|---|
| “SMO 就是 OPC 的升級版” | SMO 將光源由固定引數變為最佳化變數，改變了光刻工藝開發範式，遠非 OPC 的簡單升級。兩者均需但任務不同 |
| “只有 EUV 才需要 SMO” | ArF 浸沒式（193i）先進節點（28 nm/14 nm 等）大量使用 SMO 以獲得最優光源形狀；並非 EUV 專屬 |
| “SMO 與 ILT 是一樣的” | ILT 可視為 SMO 在掩模自由度上的極致；但 SMO 保留了掩模規則化的輔助圖形，工程可控性更強。兩者常組合使用 |
| “SMO 純靠軟體，不依賴硬體” | SMO 模型高度依賴光刻機光源整形器、掩模製造規則和量測資料；沒有配套硬體與工藝反饋，軟體無法獨立生效 |
| “中國只要有 SMO 軟體就能做先進光刻” | SMO 是必要但不充分條件；缺少 EUV 光刻機、高階掩模和量產工藝，SMO 工具無法獨立實現先進節點量產 |
| “SMO 可完全自動化，無需人為干預” | 實際工藝開發中，SMO 生成的方案需由工藝工程師基於經驗評估視窗、掩模成本和風險並修改超引數；全自動仍未實現 |
13 📰 最新事件
2024–2025 年動態（截至 2025 年 4 月公開資訊整理）：
- 高 NA EUV 首臺套交付：ASML 於 2024 年初向英特爾交付首臺 EXE:5000 高 NA EUV 光刻機，台積電和三星亦隨後獲得。配套的 SMO 和 ILT 工具需針對變形光學和新型掩模架構重新建模。ASML 與 EDA 廠商同步釋出高 NA EUV 計算光刻參考流程，具體引數未完全公開。
- Synopsys 收購 Ansys：2024 年 Synopsys 宣佈以約 350 億美元收購 Ansys，預計 2025 年上半年完成。若整合順利，多物理場模擬能力與計算光刻結合，可能催生新的工藝協同最佳化範式。（來源：公司公告）
- 美國出口管制更新：2024 年美國商務部對先進 EDA 和計算光刻軟體管制清單進行細化和補充，涉及特定 OPC/SMO 功能模組；中國計算光刻自研受關注度提升。
- 東方晶源等中國廠商：2024 年部分國內媒體報道東方晶源計算光刻軟體在 28 nm 及以上節點繼續驗證，但未見大規模量產訂單公開揭露。華大九天等亦在 EDA 整體方案中加強光刻耦合模擬能力。
- ML 加速 SMO 標準化：Synopsys 和西門子均推出基於深度學習的 SMO 加速模組，聲稱執行時間縮短 50–70%，但晶圓廠接受度仍需觀察。（來源：SPIE Advanced Lithography 2024 技術報告）
14 📈 追蹤指標
| 指標 | 說明 | 頻率/來源 |
|---|---|---|
| 全球計算光刻軟體市場規模增速 | 反映 SMO 需求景氣度 | 年度，關注 Synopsys 年報中 EDA 業務區域細分和行業調研究報告告 |
| ASML EUV/高 NA EUV 出貨量 | 每增加一臺高階光刻機，對應大量 SMO 計算需求 | 季報，ASML 官網 |
| 台積電/三星/英特爾先進節點資本支出 | 先進產能擴張直接拉動 SMO 工具採購與許可 | 季報、分析師日 |
| 主要 EDA 廠商計算光刻營收或展望 | Synopsys 是否在財報電話會中提及光刻軟體表現 | 季報、電話會議 |
| 中國計算光刻軟體產線驗證進展 | 東方晶源、華大九天等是否進入晶圓廠量產流程的公開資訊 | 不定，企業或合作伙伴新聞 |
| 美國對 EDA 出口管制動態 | 影響中國客戶軟體更新和服務 | 美國商務部 BIS 公告 |
| GPU 算力成本與可用性 | 輝達 GPU 交貨週期、雲端服務價格變化影響 SMO 運營成本 | 行業監測 |
| SPIE 等頂會 SMO/ILT 論文主題 | 反映技術前沿（曲線掩模、全晶片 ILT、高 NA） | 每年 2 月/9 月學術會議 |
15 📚 信源
- A. E. Rosenbluth 等，“Optimum Mask and Source Patterns to Print a Given Shape,” J. Microlith., Microfab., Microsyst., 2002. （SMO 概念奠基論文）
- ASML，“Holistic Lithography” 系列技術白皮書；ASML 年度報告（2023、2024）。
- Synopsys，2023 財年年報及 SPIE Advanced Lithography 演講資料。
- Siemens EDA（原 Mentor Graphics），Calibre 產品技術文件與使用者大會資料。
- SPIE Advanced Lithography 會議論文集（2018–2024），聚焦 ILT、高 NA EUV 和 ML-OPC。
- 《半導體計算光刻軟體市場分析》，第三方行業調研（2023），內部交叉驗證，具體機構名稱略。
- IC Insights/McClean Report（2023），全球半導體產能區域分佈。
- 東方晶源官方網站與公開報道（2023–2024）；華大九天招股書及定期報告。
- 美國商務部工業與安全域性（BIS）出口管制條例更新（2022.10，2024）。
免責宣告：本文基於公開資料編寫，旨在提供產業鏈知識梳理，不構成任何投資建議。文中涉及市佔率、市場規模等為行業估算，存在不確定性，具體資料請以公司官方揭露和權威研究機構為準。未獲得公開資訊的領域已標註“公開資料未見”。