熱阻（Thermal Resistance）

3 秒看懂

熱阻 = 溫差 ÷ 熱功率（單位 K/W 或 °C/W），衡量”熱量從 A 點流到 B 點有多難”。熱阻越低，晶片同樣的功耗下結溫越低、頻率越穩、壽命越長。AI 訓練卡動輒 700 W+，熱阻設計直接決定晶片能不能”跑滿”而不撞溫度牆。

3 分鐘產業解釋

為什麼熱阻突然成為 AI 產業的核心議題？

一句話：功耗飆升倒逼散熱革命。

年代	典型 AI 加速器 TDP	熱設計挑戰
~2017	~250 W	傳統風冷可覆蓋
~2020	~300–400 W	大尺寸均熱板 + 高效鰭片
~2022–2024	~600–700 W	液冷（冷板/浸沒）基本必須
~2025+	~1000 W+（單模組/雙芯）	直接液冷、微通道、甚至相變冷卻

每一條熱量傳輸路徑——從晶片結（junction）到散熱器翅片尖端——都可以被建模為一個熱阻鏈：

R_total = R_junction-to-die + R_TIM1 + R_substrate + R_TIM2 + R_heat_spreader + R_heat_sink + R_convection

R_total 決定了：在環境溫度 T_ambient 下，結溫 T_junction = T_ambient + P × R_total。

如果 R_total 偏高，要麼降功耗（降頻），要麼燒晶片。對 AI 訓練而言，降頻意味著訓練時間拉長、電費上升——直接影響 TCO。

所以熱阻不只是一個物理引數，它是 晶片效能天花板的隱性乘數。

15 分鐘專家深入

1. 熱阻在半導體封裝中的分層結構

一顆 AI 晶片（以常見的 BGA 封裝為例）的熱路徑可以拆成以下串聯環節：

┌─────────────────────────────────────────────┐
│  液冷冷板 / 風冷散熱器                        │
│  ─── R_convective ─────────────────────────  │
├─────────────────────────────────────────────┤
│  散熱器基板（銅/鋁）                           │
│  ─── R_spreader ──────────────────────────── │
├─────────────────────────────────────────────┤
│  TIM2（散熱器與封裝頂蓋間熱介面材料）            │
│  ─── R_TIM2 ───────────────────────────────  │
├─────────────────────────────────────────────┤
│  封裝蓋（Lid / IHS）                          │
│  ─── R_lid ───────────────────────────────── │
├─────────────────────────────────────────────┤
│  TIM1（晶片 die 與封裝蓋間熱介面材料）           │
│  ─── R_TIM1 ───────────────────────────────  │
├─────────────────────────────────────────────┤
│  矽 die（含金屬互連層、鈍化層）                 │
│  ─── R_die ───────────────────────────────── │
├─────────────────────────────────────────────┤
│  Bump / µbump / Hybrid Bond                  │
│  ─── R_bump ──────────────────────────────── │
├─────────────────────────────────────────────┤
│  基板（有機基板 / 矽中介層 Interposer）          │
│  ─── R_substrate ─────────────────────────── │
├─────────────────────────────────────────────┤
│  PCB（印製電路板）                             │
│  ─── R_board (通常散熱貢獻有限) ────────────── │
└─────────────────────────────────────────────┘

業界常用兩個綜合指標簡化討論：

指標	定義	典型含義
R_jc（Junction-to-Case）	從晶片結到封裝頂蓋表面	衡量封裝本身散熱能力，由封裝結構、TIM1 決定
R_ja（Junction-to-Ambient）	從晶片結到環境空氣	包含整個散熱路徑，取決於散熱器/液冷方案選擇

傳統高效能 BGA 封裝的 R_jc 典型數量級在 0.1–0.5 K/W 範圍（取決於封裝尺寸、TIM 材料、是否開蓋），但具體值因廠商/設計差異較大。此處為行業一般範圍估算，具體晶片型號資料請查閱廠商資料手冊 [Datasheet]。
R_ja 則高度依賴散熱方案，風冷條件下可能在 0.2–1.0 K/W 範圍，液冷可顯著降低。

2. 先進封裝（CoWoS / EMIB 等）的熱阻特殊性

AI 晶片大量使用 2.5D/3D 先進封裝，熱阻問題比傳統封裝更嚴峻：

CoWoS（Chip-on-Wafer-on-Substrate）類結構的熱阻鏈更長、更復雜：

   ┌─────────────┐
   │  HBM Stack  │    ← HBM 堆疊內 8–12 層 DRAM die，層間熱阻串聯
   │  ┌───────┐  │
   │  │ DRAM  │  │    ← DRAM die 本身導熱係數中等（矽 ~150 W/m·K）
   │  ├───────┤  │
   │  │ DRAM  │  │    ← 層間 µbump + underfill（熱導率遠低於矽）
   │  ├───────┤  │
   │  │  ...  │  │    ← 底層 die 通過 C4 bump 接到矽中介層
   │  └───────┘  │
   ├─────────────┤
   │   計算 Die   │    ← 主熱源，直接通過 TIM 散熱
   ├─────────────┤
   │ Silicon      │    ← 矽中介層（Interposer），橫向導熱好
   │ Interposer   │       縱向熱阻取決於厚度
   ├─────────────┤
   │  有機基板    │
   └─────────────┘

關鍵難點：

HBM 堆疊熱阻高：多層 DRAM die 疊加後，底層 die 的熱量必須穿過上面所有層才能散出。HBM 的熱阻是 HBM 堆疊層數的函式，層數越多、底層溫度越高。這是 HBM 堆疊層數持續增加時的熱管理核心矛盾。
矽中介層橫向導熱：矽的熱導率約 ~150 W/(m·K)（室溫單晶矽，這是材料基本常數），能較好地橫向均熱，但縱向熱阻取決於 interposer 厚度。
TIM 質量：在 die-to-lid 的熱路徑中，TIM1 的熱導率是當前瓶頸之一。傳統矽脂 TIM 熱導率約 3–8 W/(m·K)（行業常見範圍），而銦片（Indium foil）可到 ~80 W/(m·K) 以上，但成本高、工藝複雜。

3. 熱阻的電路類比——“熱歐姆定律”

熱傳導與電傳導的數學完全類比：

電學	熱學
電壓 V (V)	溫差 ΔT (K)
電流 I (A)	熱流功率 Q (W)
電阻 R (Ω)	熱阻 R_th (K/W)
電導 G = 1/R	熱導 G_th = 1/R_th
歐姆定律 V = IR	傅立葉定律 ΔT = Q × R_th
串聯 R_total = R1+R2	熱阻串聯同理
並聯 1/R_total = Σ(1/Ri)	熱阻並聯同理

這意味著可以用 RC 熱網路（類似 RC 電路）對晶片瞬態熱行為建模——這在熱模擬工具（如 ANSYS Icepak、Flotherm、COMSOL）中是標準方法。

技術原理（最深）

傅立葉熱傳導定律與熱阻推導

微分形式（傅立葉定律）：

q = -k · ∇T

其中：

q：熱流密度向量 (W/m²)
k：材料熱導率 (W/(m·K))
∇T：溫度梯度 (K/m)

一維穩態平板導熱（最簡模型）：

對一塊厚度 L、截面積 A、熱導率 k 的均勻材料：

        熱流方向 →
  ─────────────────────────
  │                         │
  │    T_hot ──→ T_cold     │    Q = k · A · (T_hot - T_cold) / L
  │                         │
  ─────────────────────────
        ← L →

  R_conduction = L / (k · A)       單位: K/W

對流換熱熱阻：

R_convection = 1 / (h · A)

h 為對流換熱係數 (W/(m²·K))：

自然對流：h ≈ 5–25 W/(m²·K)（純空氣自然對流，數量級估算）
強制風冷：h ≈ 50–200 W/(m²·K)（取決於風速、翅片設計）
液冷冷板（水）：h 可達數千 W/(m²·K)（取決於流道設計、流速）

以上 h 範圍為工程經驗典型數量級，具體值因幾何形狀和工況差異很大。

熱阻網路建模例項

以一個簡化的 AI 晶片散熱系統為例，建立一維串聯熱阻模型：

                    T_junction
                        │
                   R_die (矽 die 縱向)
                        │
                   T_die_bottom
                        │
                   R_TIM1 (熱介面材料 1)
                        │
                   T_lid
                        │
                   R_lid (封裝蓋)
                        │
                   R_TIM2 (熱介面材料 2)
                        │
                   T_sink_base
                        │
                   R_spreader (散熱器基板)
                        │
                   R_fin (翅片內部導熱 + 對流)
                        │
                   T_ambient

  T_junction = T_ambient + P × R_total
  R_total = R_die + R_TIM1 + R_lid + R_TIM2 + R_spreader + R_fin

各項量級估算（典型高效能 AI 晶片風冷場景，無具體型號資料）：

環節	典型材料/結構	熱導率 k (W/(m·K))	厚度 (mm)	R_th 量級趨勢
Die (矽)	單晶矽	~150	0.3–0.8	很小（低阻）
TIM1	矽脂/銦片	3–80	0.02–0.1	中等至顯著
Lid	銅/銅合金	~380	1–3	較小
TIM2	導熱墊/矽脂	1–8	0.1–0.5	中等
散熱器基板	銅/鋁	200–400	3–10	較小
翅片對流	鋁鰭+空氣	-	-	通常最大

關鍵洞察：TIM 和對流環節通常是整個熱阻鏈的主要瓶頸。

在液冷場景下，對流環節熱阻大幅降低（h 值提高一個數量級以上），此時 TIM 往往成為最關鍵瓶頸，這正是產業界持續投入高效能 TIM 研發的原因。

多 die 並聯熱阻

對於多 chiplet 封裝（如多個計算 die + HBM 共存於同一基板），各熱源的熱路徑可能共享部分散熱器面積：

  Die_1 ─┐         ┌─ R_spreader (共享) ── R_fin ── T_amb
          ├─ R_TIM ─┤
  Die_2 ─┘         └─ ...

此時需要用熱阻網路（含串並聯）或有限元/有限體積模擬求解——因為 die 之間存在橫向熱耦合（thermal coupling）。靠近邊緣的 die 可能比中央 die 散熱更困難（被相鄰 die 加熱）。

三維熱傳導方程

嚴格來說，晶片熱問題是三維、有內熱源的熱傳導方程：

ρ·c_p · ∂T/∂t = ∇·(k·∇T) + q_vol

其中 q_vol 是體熱源功率密度 (W/m³)。

穩態（∂T/∂t = 0）時簡化為泊松方程。對於多層、各向異性材料（如 PCB、各向異性導熱墊），必須用數值方法求解。

技術演進史

階段	時間	晶片功耗量級	主流散熱方案	熱阻管理重點
低功耗時代	~2000 年前	<100 W	鋁擠壓散熱器 + 風扇	散熱器設計最佳化
高功耗 CPU/GPU	~2005–2015	100–300 W	銅底+熱管+鰭片，均熱板	TIM1 從矽脂向銦片演進
AI 加速器起步	~2016–2019	200–350 W	大型均熱板 + 雙風扇	封裝散熱蓋設計最佳化
液冷臨界點	~2020–2023	300–700 W	冷板液冷進入主流	TIM、液冷板微通道設計
超大功耗時代	~2024–	700 W–1000 W+	浸沒式液冷/直接接觸冷卻	全鏈路熱阻最小化，3D 封裝熱管理

關鍵里程碑：

熱管 (Heat Pipe) 的引入（~1990s–2000s 商用化）：利用相變實現極高等效熱導率，有效降低散熱器內部熱阻。
均熱板 (Vapor Chamber)：熱管的二維版本，適合大 die 面積晶片的均熱。
TIM 材料迭代：從普通矽脂（k ≈ 1–3 W/(m·K)）→ 高導熱矽脂（k ≈ 5–8 W/(m·K)）→ 銦片（k ≈ 80+ W/(m·K)）→ 碳基 TIM（石墨烯/碳奈米管，實驗室階段 k 可達 100+ W/(m·K)）。
微通道液冷 (Microchannel Liquid Cooling)：直接在晶片背面蝕刻微流道，換熱係數極高，但壓降大、可靠性挑戰多。

技術路線對比

散熱方案熱阻效能對比

散熱方案	典型 R_ja 範圍 (K/W)	適用 TDP 範圍	成本	可靠性	適用場景
被動散熱（自然對流）	10–50+	<15 W	低	極高	IoT/邊緣
風冷（熱管+鰭片+風扇）	0.2–0.8	<400 W	中	高	訓練/推論卡（功耗適中）
冷板液冷	0.05–0.2	300–1000 W+	中高	中高	資料中心 AI 訓練主流
浸沒式液冷（單相）	0.03–0.1	500 W+	高	中	高密度資料中心
浸沒式液冷（兩相）	0.02–0.08	1000 W+	很高	中低（工程成熟度待提升）	前沿/實驗性
微通道直接冷卻	<0.05	1000 W+	很高	低（工藝挑戰大）	研究/特殊場景

注：以上 R_ja 為數量級估算，實際值高度依賴具體幾何尺寸、環境溫度、流速/風速等工況條件。不同廠商、不同測試標準的結果不可直接比較。

TIM 材料對比

TIM 型別	典型熱導率 k (W/(m·K))	熱阻特性	優缺點
普通矽脂	1–4	中等偏高	便宜、易塗布；老化後效能下降
高效能矽脂	5–12	中等	價效比較好；仍有泵出效應(pump-out)風險
銦片 (Indium)	~80+	很低	熱導率極高；需加壓、銦偏軟有溢位風險、成本高
相變 TIM	3–8	中等	隨溫度相變填充微觀間隙；可靠性需驗證
液態金屬	20–80	低	熱導率高；有電導電性（短路風險）、腐蝕鋁
碳基 TIM（石墨烯/CNT）	20–150+（實驗室）	很低	理論效能優異；規模化量產成熟度不足 [技術發展階段]

熱導率資料為材料類別典型範圍估算，具體產品請查閱廠商 TDS（Technical Data Sheet）。

上下游

熱阻管理的產業鏈全景

上游（材料與裝置）          中游（封裝與模組）         下游（系統與終端）
┌───────────────┐      ┌───────────────┐      ┌───────────────┐
│ 熱介面材料     │      │ 封裝測試       │      │ 伺服器/OEM     │
│  - 導熱矽脂    │─────→│  - CoWoS/EMIB  │─────→│  - 液冷系統整合 │
│  - 銦錠       │      │  - BGA封裝     │      │  - 風冷散熱器   │
│  - 液態金屬    │      │  - TIM塗布     │      │  - CDU(冷卻分配) │
│              │      │               │      │               │
│ 散熱基材       │      │ 散熱器/冷板     │      │ 資料中心       │
│  - 銅/鋁      │─────→│  - 均熱板      │─────→│  - 機櫃散熱設計 │
│  - 碳化矽襯底  │      │  - 微通道冷板   │      │  - 液冷管路     │
│              │      │  - 熱管/熱虹吸  │      │               │
│ 模擬軟體       │      │               │      │               │
│  - ANSYS      │      │               │      │               │
│  - COMSOL     │      │               │      │               │
│  - Cadence    │      │               │      │               │
└───────────────┘      └───────────────┘      └───────────────┘

關鍵上游材料/工藝瓶頸：

TIM：當前高功耗 AI 晶片封裝的最大熱阻瓶頸之一。銦片供應受限於銦礦產量；碳基 TIM 尚未大規模量產。
微通道冷板加工：需要精密 CNC 或蝕刻工藝，流道設計最佳化依賴 CFD 模擬。
兩相浸沒液冷的冷卻液：工程級電子氟化液（如 3M Novec 系列已停產，替代方案仍在驗證中）供應和技術成熟度是挑戰。

關鍵指標

指標	符號	單位	說明
熱阻	R_th	K/W 或 °C/W	核心指標，越低越好
熱導率	k	W/(m·K)	材料屬性，越高越導熱
對流換熱係數	h	W/(m²·K)	流體-固體介面，受流速/流態影響
結溫	T_j	°C	晶片最高工作溫度，通常有上限（如 105–115°C，取決於工藝節點和設計）
TDP（熱設計功耗）	P_TDP	W	散熱系統必須處理的最大熱功率
熱阻抗（瞬態）	Z_th(t)	K/W	隨時間變化的瞬態熱阻，用於分析脈衝功耗場景
熱耦合係數	-	-	多 die 封裝中，相鄰 die 之間的熱干擾程度

供需與市場資料

AI 晶片散熱市場概況

由於本次檢索未獲取到具體市場報告資料，以下為定性趨勢判斷：

需求側驅動：

AI 訓練/推論晶片功耗持續攀升，TDP 從 300 W 向 1000 W+ 邁進
液冷滲透率快速提升：新建 AI 資料中心中液冷佔比預計從早期 <10% 向 主流場景 >50% 滲透（行業共識趨勢）
先進封裝（CoWoS、3D 堆疊）增加熱路徑複雜度，對 TIM 和散熱方案要求更高

供給側挑戰：

高效能 TIM（銦片）產能受限於銦資源
冷板液冷需要新增 CDU（Cooling Distribution Unit）、管路等基礎設施
伺服器 OEM 需要重新設計機箱、主機板版面配置以適配液冷

市場規模（定性）：

全球資料中心液冷市場規模處於快速成長期，多家行業研究機構預測 2024–2030 年 CAGR 在 20–30%+ 範圍（具體數字請查閱行業研究報告，此處不編造精確預測值）。

代表公司與資本對映

環節	代表公司	簡述
TIM 材料	Shin-Etsu（信越化學）、Indium Corporation、Honeywell、Laird	高導熱 TIM 供應商
均熱板/熱管	超眾科技（CCI）、雙鴻科技（Auras）、健策（Jentech）、AVC（奇鋐）	臺系散熱模組龍頭
冷板液冷	CoolIT Systems、Vertiv（維諦）、液冷科技、Green Revolution Cooling (GRC)	液冷解決方案供應商
CDU/液冷系統	Vertiv、Schneider Electric、曙光液冷、英維克	冷卻分配單元及系統整合
浸沒式液冷	GRC、Submer、LiquidCool Solutions、中科曙光	浸沒液冷方案
模擬工具	ANSYS（Synopsys 收購 Cadence CFD 後格局有變）、Siemens Simcenter、COMSOL	熱模擬軟體
晶片封裝	TSMC（CoWoS）、ASE、Amkor、Intel（EMIB/Foveros）	封裝技術決定內部熱阻結構

投資邏輯

熱阻管理領域的投資架構

核心邏輯：功耗 ↑ → 散熱難度 ↑ → 熱阻管理價值 ↑

確定性最強：液冷基礎設施
- AI 訓練叢集功耗增長 → 液冷從”可選”變為”必須”
- 關注：冷板製造商、CDU 供應商、液冷管路接頭/快接頭廠商
- 風險：液冷標準尚未完全統一，不同客戶定製化程度高
高彈性：TIM 材料
- TIM 是整個熱阻鏈中材料層面的關鍵瓶頸
- 銦片：受銦資源限制，若 AI 晶片出貨量爆發可能面臨供給緊張
- 碳基 TIM（石墨烯/CNT）：若實現量產突破，可能顛覆現有格局
長期方向：先進封裝散熱方案
- 3D 堆疊晶片（如 HBM 12 層+、邏輯 die 3D 堆疊）對熱管理提出全新要求
- 背面供電（BSPDN）技術改變熱路徑，可能催生新散熱方案需求
- TSMC、Intel 的先進封裝路線圖中散熱設計權重持續提升
系統級機會：資料中心整體 TCO 最佳化
- 散熱功耗（Cooling PUE）在 AI 資料中心總能耗中佔比顯著
- 液冷可將 PUE 從風冷的 ~1.3–1.5 降至 ~1.05–1.15，節省的電費對應巨大 TCO 改善

常見誤讀糾偏

誤讀 1：「熱阻就是熱導率的倒數」

糾偏： 熱導率 k 是材料固有屬性 (W/(m·K))，而熱阻 R_th 是一個系統級引數 (K/W)，它同時取決於材料熱導率、幾何形狀（厚度、面積）和邊界條件。同一材料在不同幾何配置下熱阻完全不同。

R_conduction = L / (k × A)

熱導率高 ≠ 熱阻一定低——如果路徑很長或截面很小，熱阻依然可以很高。

誤讀 2：「液冷了就不需要關注 TIM 熱阻了」

糾偏： 恰恰相反。液冷大幅降低了對流環節的熱阻後，TIM 環節在總熱阻中的佔比反而上升。在風冷系統中對流可能是主要瓶頸；在液冷系統中，TIM1（die-to-lid）往往成為新的最大瓶頸。這就是為什麼頂級 AI 晶片封裝越來越多使用銦片甚至直接去蓋（lidless package，使冷板直接接觸 die 表面，減少一層 TIM 和 lid 的熱阻）。

誤讀 3：「熱阻是一個固定值」

糾偏： 穩態熱阻 R_th 在給定工況下近似恆定，但：

溫度依賴性：材料熱導率隨溫度變化（矽的熱導率在高溫下下降）
瞬態熱阻 Z_th(t)：在脈衝功耗場景下（如 AI 推論的間歇性高負載），瞬態熱阻隨時間變化，初始階段熱量還未傳導開，區域性溫升可能遠高於穩態預測
老化效應：TIM 在熱迴圈下可能出現泵出效應（pump-out），導致熱阻隨使用時間劣化

誤讀 4：「結溫越低越好，無限降低熱阻就是最優」

糾偏： 過度追求低熱阻意味著更高成本（如全液冷、銦片 TIM、微通道加工）。工程最優是在成本約束下滿足可靠性要求。晶片的溫度規格（如 T_j,max）通常留有餘量，散熱設計只需確保在最惡劣工況下不超過該限值。過度設計 = 浪費成本。

學習路徑

入門（1–2 天）

理解傅立葉定律和熱阻的定義（任何傳熱學教材第一章）
學會一維穩態串聯熱阻計算
查閱任意晶片 datasheet 中的 R_jc、R_ja 引數，理解其含義

進階（1–2 周）

學習對流換熱基礎（自然對流 vs 強制對流，Re/Nu/Pr 數）
瞭解 TIM 材料特性與選型邏輯
閱讀 Intel/AMD/NVIDIA 高功耗晶片的 Thermal Design Guide（公開文件）

專家級（1–3 月）

掌握熱模擬軟體操作（ANSYS Icepak 或 Flotherm）
學習先進封裝（CoWoS/3D 堆疊）的熱管理挑戰
研究液冷系統設計（冷板流道最佳化、CDU 設計、兩相流基礎）
閱讀 IEEE ECTC/ITherm 會議論文中關於封裝散熱的最新研究

推薦教材：

《Heat Transfer》(Yunus Çengel) —— 傳熱學經典教材
《Practical Guide to the Packaging of Electronics》(Ali Jamnia) —— 電子封裝熱管理實踐
Intel/AMD Thermal Design Guide —— 晶片級熱設計實戰參考

一句話總結

熱阻是 AI 晶片”能不能跑滿頻率”的物理瓶頸——在功耗向 1000 W+ 邁進的當下，熱阻管理從後臺走向前臺，成為決定 AI 算力可用性的核心工程問題。

延伸閱讀與來源

傳熱學基礎：Çengel, Y.A., Heat Transfer: A Practical Approach，經典教材
晶片熱管理：Intel Thermal Design Guide (各代 Xeon/加速器產品頁面可下載)
封裝散熱：IEEE ECTC (Electronic Components and Technology Conference) 年度論文集
液冷技術：ASHRAE TC 9.9 資料中心液冷技術指南
TIM 材料：Indium Corporation Technical Library（銦片/焊料熱介面材料技術資料）
熱模擬：ANSYS Icepak Application Library、Siemens Simcenter Flotherm 文件

本文為概念學習頁，所有具體數值均為數量級估算或材料基本常數，不構成對特定產品的技術評價或投資建議。具體晶片熱阻資料請查閱對應廠商 Datasheet 及 Thermal Design Guide。