執行緒塊叢集（Thread Block Cluster）

⏱ 3 秒看懂

執行緒塊叢集是GPU與AI加速器中平行計算的頂層排程單元——它將成百上千個執行緒按“執行緒→執行緒塊→執行緒塊叢集”三級組織，由硬體協同分配到數百個計算核心上，通過叢集內高速共享記憶體和專用加速器實現極低延遲的資料交換。這套機制直接決定了一塊AI晶片在訓練千億引數大型模型時，能否把原始算力“打滿”，是所有高效能AI系統的基礎抽象。

🧭 3 分鐘產業解釋

在ChatGPT、Sora這類大型模型背後，算力的基本組織形態並非“一顆晶片跑一個任務”，而是把一個巨大的矩陣乘法拆成數萬個極小的計算片段，對映到晶片內的層級結構上：

1. 執行緒：執行一條最基礎的乘加指令，是算力原子。
2. 執行緒塊：通常包含128–1024個執行緒，共享一塊高速暫存器（Shared Memory），可進行塊內同步。NVIDIA CUDA程式設計中，一個Kernel會啟動成千上萬個執行緒塊。
3. 執行緒塊叢集：在較新架構（NVIDIA Hopper/Blackwell、部分國產AI晶片）中引入的更高一層組織。一個叢集包含若干執行緒塊（例如Hopper上為16個），能在硬體層面實現叢集內所有執行緒塊“看到”同一片共享地址空間，並通過硬體加速單元（如Tensor Memory Accelerator）直接搬運資料，無需反覆繞道全域性視訊記憶體（HBM）。這有效化解了大型模型流水線並行和模型並行中的通訊瓶頸。
4. 計算核心：Streaming Multiprocessor（NVIDIA）或等效的AI Core（如華為昇騰的Da Vinci Core），實際執行執行緒塊叢集中的各執行緒塊。

端到端流程：PyTorch等架構將模型表達為計算圖 → 底層編譯器（如Triton、MLIR）生成Kernel → 驅動將Kernel分解為執行緒塊叢集和執行緒塊 → 硬體排程器根據功耗、快取餘量把叢集分配到一組相鄰的SM/Core上並行執行。這一過程中，執行緒塊叢集的拓撲、共享記憶體容量、叢集內頻寬等引數，直接決定了模型算力利用率（MFU）——目前，頂級大型模型在NVIDIA H100上的MFU通常僅40%–50%，說明軟體與硬體的協同最佳化仍遠未到天花板。

重要區別：執行緒塊叢集並非單純軟體概念，而是有對應硬體支援的實體排程域。2022年釋出的NVIDIA H100（Hopper架構）首次將其作為核心特性推出，2024年的B200（Blackwell架構）進一步將叢集規模翻倍。國產AI晶片中，華為昇騰910B等也實現了類似的層級化協同域，但公開技術細節較少。

🔬 技術原理

從SIMT到叢集協作的演化

GPU並行模型本質是單指令多執行緒（SIMT）：一個SM上同時執行多組執行緒束（Warp，NVIDIA為32執行緒/束），同束執行緒在同一時刻執行相同指令，但可處理不同資料。執行緒塊為保證同步，所有執行緒塊內的執行緒共享一塊由SRAM實現的Shared Memory，塊內同步通過__syncthreads()等屏障指令實現。然而，不同執行緒塊之間原本只能通過全域性視訊記憶體（HBM）交換資料，延遲高達幾百個時鐘週期，這成為跨塊通訊的瓶頸。

執行緒塊叢集的設計目標是在晶片內部建置一個“低延遲協作島”，讓若干個執行緒塊在硬體層面被編為一組，共享一個分散式共享記憶體空間（Distributed Shared Memory, DSMem），並通過硬體加速器直接讀寫相鄰塊的記憶體。具體實現：

• 分散式共享記憶體：叢集內所有執行緒塊的Shared Memory可以被其它執行緒塊直接定址。NVIDIA Hopper通過NVLink Switch和TMA協同，使一個執行緒塊可以直接對叢集內其它執行緒塊的Shared Memory執行非同步複製，無需經過L2快取或HBM。
• Tensor Memory Accelerator (TMA)：一個專用的硬體單元，能從全域性記憶體/HBM向叢集內任何一塊Shared Memory發起非同步資料搬運，同時完成資料格式轉換（如轉置），減少暫存器佔用和指令開銷。
• 叢集排程器：硬體排程器將整個叢集作為“捆綁體”同時發射到一組相鄰的SM上，保證它們共享同一高速交叉開關（Crossbar）或區域性網際網路絡，避免跨叢集干擾。

以H100的SM結構為例，每個SM包含128個CUDA Core、4個第四代Tensor Core，以及最高228 KB Shared Memory（可配置為Logic或Data Cache）。一個執行緒塊叢集（Thread Block Cluster）最多包含16個執行緒塊，意味著叢集內可用的Shared Memory總容量理論上可達約3.6 MB，且全部可以直接相互定址。這種規模足以容納Transformer的一個完整自注意力頭所需的中間矩陣，從而讓FlashAttention這類演算法得以在叢集內極致加速。

與片間互聯的協同

單一晶片內部的叢集協作是一方面，跨晶片的擴充套件同樣依賴層級化概念。NVIDIA通過NVLink和NVSwitch將多個GPU的執行緒塊叢集對映為更大的網格。例如，DGX H100系統中8個H100通過NVSwitch全互聯，一個Kernel可以將叢集分佈在多個GPU上，跨GPU的執行緒塊間通訊由NVLink承載，頻寬900 GB/s（H100 SXM5）。這種“片上叢集—片間叢集”的兩級協同，成為萬億引數模型訓練的關鍵。

國產晶片也在探索類似路徑。華為昇騰910B的達芬奇架構將多個AI Core組成一個Cluster（稱為“AI Core叢集”），內部具備專用高速匯流排實現低延遲同步。據華為公開資料，昇騰910B的單Cluster包含8個AI Core，共享L2快取與HBM頻寬。但其跨晶片互聯採用HCCS（華為快取一致性系統），公開實測頻寬與NVLink仍有差距。

📊 關鍵引數

衡量執行緒塊叢集架構競爭力的常見引數包括如下幾個維度。除特別說明外，資料均來自各公司白皮書或官方釋出會，時間為2023–2024年。

1. 叢集規模與共享記憶體

• NVIDIA H100 (Hopper)：每叢集最多16個執行緒塊；每SM Shared Memory 228 KB（最大可配置99 KB為L1）；叢集內可利用的Shared Memory總計約3.6 MB；支援TMA硬體加速非同步複製。
• NVIDIA B200 (Blackwell)：叢集規模翻倍至32個執行緒塊；每SM Shared Memory增至256 KB；TMA升級至第二代，支援更復雜的資料重排。
• AMD MI300X (CDNA3)：採用統一記憶體架構，並未在單晶片內正式區分“執行緒塊叢集”硬體概念，而是通過無限快取（Infinity Cache）和Matrix Core協同實現相近效果。每WGP（工作組處理器）Shared Memory 128 KB，一個Compute Unit可排程多個WGP。
• 華為昇騰910B：每AI Core內含多個Da Vinci計算單元，官方未公開發布“Thread Block Cluster”對等概念，但硬體上存在AI Core叢集（8個AI Core），共享L2快取與HBM頻寬。公開資料未見詳盡的協作模式規格。
• 寒武紀思元590：據公開資訊，其MLUarch03架構具有多核叢集設計，支援核間高速同步，但未揭露具體叢集共享記憶體及硬體加速細節。公開資料未見引數。

2. 叢集內頻寬與延遲

• H100：SM間互連頻寬基於分散式Shared Memory直訪與TMA，延遲約幾十時鐘週期（具體測值未公開）。跨叢集通訊則需經過L2 Cache/HBM，延遲約200–400週期。
• B200：第二代TMA，叢集內頻寬比H100提升約2倍（根據NVIDIA 2024 GTC主題演講）。
• MI300X：利用Infinity Fabric有機連線Compute Die與Cache Die，片上頻寬極高（~17 TB/s Aggregate），但並未按執行緒塊叢集粒度最佳化；程式設計模型仍以wavefront為主。
• 國產：公開資料未見具體的叢集內頻寬數字。部分學術論文及MLPerf結果側面反映，在需要密集跨塊通訊的演算法（如FlashAttention）上，國產晶片與H100存在明顯差距，可能與叢集級硬體支援不足有關。

3. 計算密度與能效

• FP16/BF16算力：H100 SXM5標稱1979 TFLOPS（稠密），TDP 700W；B200標稱4.5 PFLOPS，TDP 1000W（推測）。整體算力提升部分即來自更大叢集規模帶來的更高利用率。
• 模型算力利用率：據Meta、MosaicML等公開報告，H100在大型模型訓練（175B–530B引數）時的MFU約為40%–50%（2023–2024年資料）。國產晶片缺少公開的大規模訓練MFU資料。寒武紀在2023年曾揭露思元590在實驗室環境下的某些推論模型上達到H100級別的能效，但訓練場景未給出MFU。

4. 程式設計與軟體棧支援

• NVIDIA：CUDA 11.8+支援cudaClusterSize等API，並與CUTLASS庫深度整合；Triton語言（由OpenAI推出）已全面支援Hopper叢集特性。
• AMD：ROCm 5.7+未提供與叢集對等的程式設計原語，近期宣佈將強化多加速器協作API，但尚處於早期。
• 國產：華為昇騰CANN提供Cluster核管理介面，可指定任務分配到AI Core叢集，但公開文件極簡。寒武紀Bang Language支援多核程式設計，但未見叢集級抽象。

🛤️ 技術路線

目前，執行緒塊叢集的技術演進明顯分化出三條路線：

1. NVIDIA路線：硬體叢集+生態閉環
   從Volta（2017）的Thread Block Level協作，到Hopper（2022）首次引入硬體叢集，再到Blackwell（2024）叢集翻倍，NVIDIA正不斷將“叢集”作為擴充套件並行效率的基礎模組。其優勢在於軟硬體一體協同設計，CUDA生態成熟，叢集特性被主流架構（PyTorch、JAX）和編譯器（Triton）原生支援。不足在於封閉生態，授權成本極高，且供應鏈受地緣限制。

2. AMD路線：統一記憶體+通用並行
   AMD的CDNA系列強調通過大規模Chiplet與統一記憶體空間解決資料搬運問題，不單獨突出硬體化的執行緒塊叢集。程式設計模型基於HIP和ROCm，相容性較好，但對於需要顯式叢集控制的極致最佳化，工具鏈支援滯後。其MI300X在推論任務中的表現優秀（根據2023年底第三方測試，Llama2-70B推論吞吐接近H100），但在訓練場景中需要客戶自行最佳化跨計算單元通訊。

3. 國產路線：多核叢集+生態追趕
   華為昇騰、寒武紀、海光等國產AI晶片均採用了片內多核+叢集化設計，如昇騰的Da Vinci架構內含多個AI Core並組成“HCCS”互聯。然而，由於起步較晚，公開可見的叢集特性多體現在硬體層面，程式設計模型對應用開發者而言較為抽象，仍需大量手動調優。國內晶片企業正全力以赴建置自有的底層庫（如華為的Ascend Graph、寒武紀的BangC），距離NVIDIA級別的“開箱即用”仍有時日。

未來可能發展方向：隨著模型越來越大，叢集規模將從單晶片向Chiplet橋接乃至wafer-scale擴充套件。後端編譯器也需要更多自動化手段，將Transformer、MoE等模式的通訊模式自動對映到叢集拓撲上，降低手寫Kernel的負擔。

🏗️ 上游

設計工具與IP

• EDA工具：高階AI晶片的設計高度依賴Cadence、Synopsys、Siemens EDA（前Mentor Graphics）三大巨頭的工具鏈。2022年起美國對先進EDA工具實施出口管制，影響國產7nm以下晶片設計。（來源：BIS 2022.10.7規則）
• 指令集架構IP：NVIDIA自研PTX/SASS，AMD使用RDNA/CDNA自研架構，華為擁有自研達芬奇指令集，寒武紀自研MLU指令集。部分企業如海光資訊，獲得x86授權實現深算系列，但前景受地緣政治影響。
• 介面IP與芯粒互連：通用Chiplet互連標準UCIe聯盟包括Intel、AMD、ARM、台積電等，但中國大陸企業僅少數加入（如阿里巴巴、海思等）。NVIDIA等的NVLink-C2C也屬私有協議，授權範圍極小。國產晶片在高速SerDes、Die-to-Die互聯IP上仍依賴外部獲取或自研突破。

原材料與裝置

• 晶圓製造：先進製程（4nm、5nm、3nm）被台積電、三星壟斷。2023–2024年，AI晶片的先進封裝（CoWoS）產能極度緊張，NVIDIA佔據台積電2024年約60%的CoWoS產能（來源：摩根士丹利2024年3月研究報告，基於供應鏈調研）。中芯國際受制於裝置限制，無法量產7nm以下高效能邏輯晶片。
• 高頻寬記憶體（HBM）：SK海力士、三星、美光三足鼎立。H100使用HBM3，頻寬3.35 TB/s；B200將搭載HBM3e；國產晶片部分採購三星HBM，但受美國限令影響，公開資料顯示2024年起向中國供應高階HBM受限（路透社2024年4月報道）。長鑫儲存等國內廠商有望提供HBM，但量產時間與良率未知。

🖥️ 下游

雲端運算與資料中心

大規模AI訓練/推論主要由超大規模雲端廠商驅動。2023年，全球AI伺服器出貨量約120萬臺（TrendForce 2024年1月資料），其中北美四大（微軟、Meta、Google、亞馬遜）佔據約60%需求。國內阿里雲端、字節跳動、百度等緊隨其後。這些企業採購整機或晶片自行搭建叢集，是執行緒塊叢集特性的直接受益者——訓練效率提升意味著節省數千萬美元的電費和伺服器成本。

伺服器/系統整合商

超微（Supermicro）、浪潮資訊、新華三、聯想等將GPU模組整合至AI伺服器。它們需要針對不同晶片的叢集特性最佳化冷卻、供電和韌體，例如H100的液冷解決方案必須適配其高密度叢集排程下的瞬時散熱需求。這一層的定製化程度正在加深。

軟體層與架構

PyTorch、TensorFlow、JAX等架構通過底層編譯器（如XLA、Triton）將圖運算對映到硬體叢集特性。PaddlePaddle（百度飛槳）在國產晶片適配方面更為積極，已與昇騰、寒武紀、海光等完成對接。軟體層是連線叢集硬體的關鍵，生態成熟度間接影響晶片的實際可用價值。

🏢 受益公司

以下列舉因執行緒塊叢集等AI加速技術而受到產業關注的公司，僅作產業格局陳述，不構成任何投資參考。

• NVIDIA：毫無疑問的最大受益者，資料中心營收在FY2024（截至2024年1月）達到475億美元，年增率增長217%。CUDA生態與叢集技術構成強大壁壘。
• AMD：憑藉MI300X進入超大規模推論市場，2023Q4資料中心GPU營收超4億美元（AMD 2023Q4財報），微軟、Meta已公開採用。
• 台積電：先進製程與CoWoS封裝獨供，AI相關營收佔比逐步提升。2024年預計CoWoS產能將較2023年翻倍（台積電2023Q4法說會）。
• 華為海思：昇騰系列在國內信創及運營商AI算力建設中佔據主要份額。據IDC資料，2023年上半年中國AI加速卡（含GPU和NPU）市場中，華為份額約32%，僅次於NVIDIA（約58%）。華為雲端通過ModelArts打通了從架構到叢集的全棧最佳化。
• 寒武紀：思元系列在國內網際網路、金融等領域有適配，但2023年營收規模仍較小（2023年營收約7.09億元人民幣，2023年業績快報）。能否開啟大型模型訓練市場尚待觀察。
• 海光資訊：深算一號DCU相容“類CUDA”生態（HIP路線），在信創環境中是NVIDIA A100的平替選項之一。2023年Q3財報顯示DCU產品營收年增率增長。
• 伺服器ODM/OEM：超微、浪潮等，作為中間環節，受益於AI伺服器出貨增長，但獲利率受上游晶片和零元件擠佔。
• 下游雲端廠商使用者：微軟、Meta等通過利用H100叢集訓練出GPT-4、Llama-3等前沿模型，鞏固AI服務領先地位。

📈 市場規模

執行緒塊叢集本身是技術特徵，並不存在獨立的二級市場。可參考相關AI加速晶片市場：

• 全球AI晶片（資料中心加速器）市場規模：據Omdia《Cloud & Data Center AI Processors Market Tracker》（2023年10月報告），2023年全球資料中心AI加速器營收約380億美元，其中NVIDIA營收份額約76%。預計2024年將突破650億美元，主要由訓練需求驅動。
• GPU出貨結構：2023年全球AI伺服器GPU出貨中，NVIDIA H100約佔72%（以等效貨值計），A100/H800等次之；國產GPU/NPU整體市佔低於10%（Counterpoint 2023Q4報告）。2024年隨著Blackwell推出，NVIDIA市佔有望進一步鞏固。
• 中國市場：IDC《中國半年度加速計算市場追蹤報告》顯示，2023年上半年中國加速計算市場規模約為31億美元，年增率增長約54%。其中非NVIDIA的國產解決方案增速快，但多數產品集中在推論和中小規模訓練場景。大規模訓練的叢集級硬體仍主要依賴NVIDIA（公開資料未見2023年全年國產GPU在千卡以上訓練中的份額資料）。
• 產能瓶頸對市場的約束：據摩根士丹利2024年4月報告，2024年臺積電CoWoS產能將從2023年的19.5萬片增長至約31.5萬片（12英寸等效），其中NVIDIA約獲得60%供給，剩餘由英特爾、AMD、博通等瓜分。高階晶片產能緊張將在2024–2025年持續，間接支撐晶片價格與供方議價能力。

⚔️ 玩家對比

（僅比較可公開獲取的技術引數與生態，不涉及未來效能預測）

維度	NVIDIA H100 (Hopper)	AMD MI300X (CDNA3)	華為昇騰910B	寒武紀思元590
叢集硬體定義	執行緒塊叢集（最多16 TB）	無顯式硬體叢集概念	AI Core叢集（8 Core）	多核叢集（未公開）
峰值FP16算力	1979 TFLOPS（稠密）	1300 TFLOPS（稠密）	約256 TFLOPS（官方未明確FP16）	約512 TFLOPS（實驗室峰值，來源路演材料）
共享記憶體/Cluster	~3.6 MB（228 KB×16）	N/A	未公開	未公開
叢集內頻寬	極低延遲（TMA）	N/A	未公開	未公開
程式設計生態	CUDA 11.8+ Triton	ROCm/HIP	CANN/Ascend Graph	Bang Language
大規模訓練MFU(公開)	40-50%	~30%（初步測試，來源SemiAnalysis 2023）	公開資料未見	公開資料未見
互聯能力	NVLink 4.0 900 GB/s	Infinity Fabric 896 GB/s	HCCS 介面，頻寬未公開	寒武紀MLU-Link，頻寬未公開
供應狀態	大規模出貨	已出貨，部分雲端可用	在中國市場出貨	小規模試用/適配

綜上，NVIDIA在叢集特性和生態成熟度上保持絕對領先。AMD依靠統一架構吸引部分推論需求。國產晶片硬體已具備叢集設計思想，但軟體生態和實際大規模訓練證據仍不充分。

⚠️ 風險

1. 硬體複雜度與驗證風險
   執行緒塊叢集引入了分散式共享記憶體、硬體加速單元等複雜模組，設計驗證與良率控制難度大。歷史上曾有競品因快取一致性硬體缺陷導致大規模召回。國產晶片起步晚，量產中可能出現難以快速修復的硬體Bug，影響客戶信心。

2. 軟體堆疊成熟度不足
   充分利用叢集需要從架構到底層編譯器全棧適配。目前僅CUDA/Triton路線較完整。即便採購了類似硬體的國產NPU，若軟體無法自動對映叢集，實際利用率可能慘淡（例如MFU低於10%），這種情況在1–2年內仍難徹底解決。

3. 供應鏈斷裂風險
   美國對華技術出口管制持續收緊。2023年10月更新的規則進一步限制了向中國銷售H100同等級別晶片，並限制先進EDA、製造裝置和HBM。這意味著國產晶片可能無法使用最新制程與封裝技術，導致其硬體迭代放緩，與海外差距拉大。

4. 過度投資與產能泡沫
   當前AI晶片需求被大型模型熱潮推高，一旦AI商業化不能達到預期，可能出現大量訂單取消、晶片庫存積壓。2024年初部分伺服器代工廠已傳出部分客戶暫緩下單的訊息（電子時報2024年3月報道），相關風險值得警惕。

5. 合規與倫理
   算力集中在少數機構手中，引發監管擔憂。例如，某些地區可能要求AI晶片廠商加入“算力審計”功能，這可能與原始硬體架構衝突。環境方面，一個擁有數萬顆H100的大規模叢集年耗電量可達幾個中小型發電站的發電量，ESG壓力越來越大。

🔍 誤讀糾偏

• 誤區1：“執行緒塊叢集越大越好”
  實際上，叢集規模受限於SM間互連拓撲、功耗密度和任務並行度。過量叢集在某些不規則計算中會導致資源閒置，反而不如獨立執行緒塊排程靈活。

• 誤區2：“硬體叢集可以彌補視訊記憶體頻寬不足”
  叢集最佳化主要降低通訊延遲，而非增加頻寬。若模型權重遠大於HBM頻寬，即使叢集再高效，資料搬運依然會成為瓶頸。

• 誤區3：“國產NPU無法使用CUDA，所以無法訓練大型模型”
  許多國產晶片通過自研架構和運算元庫實現訓練，只是遷移成本高、效率待最佳化，不代表“不能”。華為昇騰已在多個內部場景完成千億引數模型訓練。

• 誤區4：“只要引數達標，國產可以替代NVIDIA”
  “紙面TFLOPS”與實際模型訓練吞吐之間差距巨大，涉及互聯、快取、編譯器、叢集排程等多方面。真實替代需要以大規模實測結果（如MLPerf）為依據，而非單卡理論值。

📰 最新事件

• 2024年3月，NVIDIA GTC大會：公佈Blackwell B200 GPU，執行緒塊叢集規模翻倍，標誌著叢集技術再次迭代。首批B200 GPU計劃在2024年下半年量產，預計將用於GPT-5同等規模模型的訓練。
• 2024年4月，美國商務部工業安全域性（BIS）：更新出口管制規定，要求“效能密度”超出閾值的AI晶片出口需許可，進一步限制H100、H800的替代型號進入中國大陸。此舉加深國內供應鏈不確定性。
• 2024年4月，華為分析師大會：華為雲端宣佈昇騰雲端服務已支援多家頭部網際網路企業的大型模型訓練，並展示了基於自研叢集排程架構的千卡叢集線性度有所提升，但未公開具體MFU資料。
• 2024年第一季度，寒武紀業績快報：營收增長有限，公司解釋受產能與客戶驗收進度影響。投資者對AI晶片商業化程序產生分歧。
• 2024年5月，MLPerf Training v4.0結果釋出：NVIDIA最新結果繼續重新整理大型模型（GPT-3 175B）的訓練時間紀錄，但無國產晶片廠商提交訓練賽道成績。推論賽道有部分國產方案參與。

📌 追蹤指標

若要持續瞭解執行緒塊叢集相關技術及產業動向，可重點關注：

• 硬體更新：NVIDIA Blackwell之後架構路線圖；AMD MI400系列是否引入叢集概念；華為昇騰新架構。
• 基準測試：MLPerf Training/Inference排行榜，尤其關注千卡以上模型訓練吞吐和線性加速比。
• 供應鏈動態：台積電CoWoS產能分配變化；HBM3e供貨價格與禁售訊息；中芯國際7nm產能進展。
• 軟體生態：PyTorch/Triton對國產硬體的原生支援節奏；各大雲端廠商自研晶片（如GoogleTPU v5、亞馬遜Trainium2）的開源生態。
• 市場份額資料：Omdia/IDC季度加速器市場報告；Mercury Research GPU市場份額；中國信通院釋出的AI晶片白皮書。
• 政策法規：美國BIS出口管制規則更新；歐盟AI法案對資料中心能效要求；中國“東數西算”及國產化採購指導目錄。

📚 信源

以下為本文引述的主要公開來源，推薦作為進一步研究的參考：

1. NVIDIA Hopper Architecture White Paper (2022); NVIDIA Blackwell Platform Technical Brief (2024).
2. AMD CDNA3 Architecture White Paper (2023); AMD MI300X Accelerator Brief (2023).
3. 華為昇騰計算官方文件 (ascend.huawei.com)；華為分析師大會2024公開材料.
4. 寒武紀2023年度業績快報；寒武紀思元590產品介紹資料.
5. Omdia, Cloud & Data Center AI Processors Market Tracker, October 2023.
6. IDC, China Accelerated Computing Market Tracker, H1 2023.
7. TrendForce, AI Server Market Update, January 2024.
8. Morgan Stanley Research, Semiconductor – AI and CoWoS Supply Dynamics, March/April 2024.
9. SemiAnalysis, AMD MI300X Performance and Cost Analysis, December 2023.
10. BIS, Export Administration Regulations – Advanced Computing and Semiconductor Manufacturing Items, October 2022 & October 2023 & April 2024 updates.
11. Reuters, US restricts HBM sales to China, April 2024.
12. MLPerf v4.0 Training Results, May 2024.

宣告：本文為技術產業概念梳理，所有資料基於截至2024年5月的公開資料，不包含任何內幕資訊或預測性結論。文中涉及的公司、產品僅作產業分析，不構成任何投資建議或技術選型意見。實際採購與開發應以相關公司最新發布及實測為準。