晶圓級測試

3 秒看懂

晶圓級測試（Wafer Sort / Wafer Probe） 是在晶圓切割、封裝前，用比頭髮還細的探針陣列與裸晶片的焊盤物理接觸，對每一顆晶粒（Die）進行電性篩選，得到“好/壞”分佈圖。它的核心目標只有一個——儘早剔出壞片，避免將報廢的晶粒送進昂貴的封裝流程，直接決定晶片的量產良率與成本結構。

3 分鐘產業解釋

半導體制造包含前道晶圓加工、測試、封裝三大環節，晶圓級測試就卡在加工與封裝之間。晶圓從潔淨室下機後，被送進自動探針臺（Prober）；探針臺上方，一組精密探針卡（Probe Card）攜帶著成百上千根微探針，與自動測試裝置（ATE, Automatic Test Equipment）相連。探針臺將晶圓精確對準，探針扎到每一顆晶片的焊墊（Pad）上，ATE施加電壓、訊號向量，讀取電流與邏輯響應。整個過程通常覆蓋直流引數測試（開路/短路、漏電流、電源電流）與數字/混合訊號功能測試，將每顆 Die 標記為 Pass 或 Fail，生成晶圓圖譜（Wafer Map）。

與封裝成品再進行的“最終測試（Final Test）”不同，晶圓級測試的測試環境更原始（裸 Die，無引腳寄生），但探測速度、並行度、探針磨損和接觸電阻控制是核心工程難題。隨著 Chiplet、2.5D/3D 先進封裝普及，若將未經充分篩選的 Die 堆疊到昂貴的矽中介層上，一顆壞片就可能報廢整個封裝模組，這直接推高了晶圓級測試的覆蓋率和可靠性要求。KGD（Known Good Die）標準變得無比嚴苛，晶圓級測試也從簡單的篩壞，演進為包含完整可測試性設計（DFT）向量、高速掃描鏈、儲存器內建自測試（BIST）的全面評估節點。

15 分鐘專家深入

要真正理解晶圓級測試，就必須把它看作一個複雜的系統工程，而非一次簡單的扎針動作。關鍵要點包括：

• 與 DFT 的深度耦合：現代 SoC 的晶圓測試高度依賴晶片內建的可測試性結構。掃描鏈（Scan Chain）將大量觸發器串成移位暫存器，通過極少量測試引腳施加測試向量，就能在晶圓級覆蓋絕大部分數字邏輯故障。儲存器內建自測試（MBIST）則在晶圓上自行產生圖案、比較結果，節省 ATE 的儲存和通道資源。測試工程師在晶片設計階段就必須規劃測試點版面配置、測試時鐘方案和電源域隔離，DFT 的優劣基本劃定了晶圓測試成本的天花板。

• 測試經濟學與並行度設計：晶圓級測試是典型的時間×成本等式——測試時間縮短，產能提升，但探針卡和 ATE 通道投入增加。Multi-Site（多站點）探針卡可同時接觸數個甚至數十個 Die，成倍壓縮單位測試時間，但對探針平面度、針尖共面性、ATE 資源分配提出了更苛刻的要求。實踐中還需要在單次 Touchdown（探針下壓）內平衡並行 Die 數量、測試覆蓋率、功率密度和散熱能力，避免區域性熱積累偏移電效能。

• 探針接觸物理與清潔挑戰：探針尖端必須刺穿焊盤表面的自然氧化鋁層來獲得穩定低阻接觸，通常需要極其精確的超行程（Overdrive）控制（幾十到上百微米）和幾克到十幾克的針壓。重複 Touchdown 會產生碎屑堆積，降低接觸良率，必須線上或離線清除。高頻、大電流、細間距等需求持續推動探針卡技術從傳統的懸臂鎢針演變為垂直式、MEMS 微彈簧和薄膜探針，以滿足 5G 毫米波、大功率 GaN 器件的晶圓測試。

• 先進封裝的晶圓級篩選共振：Chiplet 方案將一個大晶片拆分為多個小芯粒分別製造，再通過中介層或橋接互連。這意味著每一顆芯粒在封裝前都必須是 100% 的 KGD，否則封裝後良率將指數級崩塌。這迫使晶圓級測試不僅要執行標準邏輯測試，還要對微凸點（μBump）進行接觸測試、對 TSV（矽通孔）進行完整性檢測，甚至執行高溫和低溫極端工況的預篩選。晶圓級測試的角色從“成本控制關卡”升級為“異構整合使能器”。

• 資料與智慧反饋閉環：晶圓圖譜不再只是一張好壞圖，它與前道工藝的統計過程控制（SPC）緊密聯動。通過空間分佈分析能快速定位工藝缺陷（如光刻散焦、CMP 劃傷、等離子損傷），及時微調產線引數。近年來，基於機器學習的動態測試流程最佳化也開始試點——根據區域良率趨勢即時調整測試專案和取樣率，在幾乎不犧牲檢出率的情況下減少總測試時間。

技術原理（最深）

測試系統架構

典型的晶圓級測試系統由三部分組成：ATE（測試機臺）、Probe Card（探針卡）和 Prober（探針臺）。其訊號與電源路徑如下所示（簡化示意圖）：

+-----------+    訊號 / 電源線纜    +-------------+   彈簧針介面    +---------------+
|           | ---------------------> |             | <============> |               |
|   ATE    |                        |  探針卡PCB   |               |  探針卡基板    |
| (測試機頭) | <--------------------- | (負載板)     |               | (空間轉換器)   |
|           |    響應 / 返回值        |             |               |               |
+-----------+                        +-------------+               +-------+-------+
                                                                           |
                                                                  探針陣列 (Probe Tips)
                                                                           |
                                                                     +-----v-----+
                                                                     |   晶圓    |
                                                                     |   (Die)   |
                                                                     +-----------+

說明：ATE 生成測試圖形並測量響應，探針卡實現電氣介面與精密機械定位，探針臺負責晶圓運送、溫控、自動對準和探針清潔。

關鍵技術引數與機制

• 探針接觸與超行程：探針以一定壓力壓下，使其尖端刺入焊盤，並通過彈性形變維持接觸力。接觸電阻（Cres） 需穩定在幾十毫歐級別，任何波動都可能導致功能測試誤判。超行程過小導致開路，過大則損傷焊盤或縮短探針壽命。
• 去晃與電容補償：ATE 的每個數字通道內部包含驅動器、比較器及可程式設計負載。針對探針卡與線纜的傳輸線效應，通常會用時域反射計（TDR） 校準，並在電路中加入終端匹配。高頻測試還需要進行向量網路分析儀校準以抵消插入損耗。
• 電源配送與去耦：為抑制 Die 內部的大量數位電路瞬態開關噪聲，探針卡基板會整合去耦電容，部分先進方案在離針尖最近的空間轉換器層上置入晶片電容，形成極低電感的電源迴路。
• 溫度強制與環境控制：晶圓底盤可進行精密升溫或製冷（-40°C 至 150°C 或更高），配合防結露乾燥空氣，確保晶片在極端溫度下的效能邊界被精準捕獲。
• 智慧測試流程：依據晶圓良率的二維分佈，可設定自適應測試（Adaptive Test）——高良率區域減少重測向量，低良率邊界區域啟用全部測試；高速分類測試先將快速的通斷和電源測試跑完，立刻篩掉硬失效，再投入精深向量測試，節省寶貴資源。

技術演進史

• 1970s 前：手工探針臺，單針序列測試，僅測直流引數，晶圓尺寸 3-4 英寸。
• 1980s：自動探針臺普及，與早期 ATE 結合，可進行低速功能測試。鎢探針懸臂卡成為主流，壽命數萬 Touchdown。
• 1990s：晶圓尺寸迭代至 8 英寸，垂直式探針卡（垂直針）出現，以應對更高針數、更窄間距。測試頻率邁入數百 MHz，開始整合邊界掃描。
• 2000s：12 英寸晶圓推動全自動產線化；MEMS 探針卡問世，提供更精密的共面性控制與更高頻寬。內建自測試向量在晶圓測試中佔據主導。
• 2010s 至今：移動射頻、高速 SerDes、3D NAND、多芯粒系統全面爆發。晶圓級測試走向極高針數（>50,000 針）、全晶圓接觸、氮化鎵大功率測試、毫米波 OTA（空口）校準和近場探測。探針卡的硬技術從簡單的電氣接觸，演變成集供電、高速訊號調理、熱控於一體的緊湊型子系統。

技術路線對比（量化表）

專案	懸臂式探針卡	垂直式探針卡	MEMS 探針卡
典型針間距	≥100 μm	≥80 μm（可更小）	可 <60 μm
頻率上限	~數百 MHz	~數 GHz	可達 RF / mmWave 頻率
針數規模	數百至數千	數千至數萬	數萬針
探針壽命（Touchdown）	數十萬次	數十萬至百萬次以上	百萬次以上（預估）
接觸力一致性	中（依賴機械調節）	較好（陣列結構）	極好（微加工精度）
成本	較低	中等	高（初期投資大）
主要應用場景	低端/分立器件、早期 SoC	主流 SoC、儲存器	先進 SoC、Chiplet、高頻高速

注：上述數值為定性技術趨勢與典型範圍【行業估算，具體產品能力因廠商設計差異顯著】。

同時，晶圓級測試與最終測試（封裝後）在目的、環境、可達性上存在根本區別：

• 晶圓測試：裸 Die 狀態，直接測 Pad，環境單純，易實現極低溫/高溫，但無封裝保護，易受探針損傷。
• 最終測試：封裝體帶引腳，需考慮引線/基板寄生，測試插座引入額外接觸點，更接近真實應用負載，但無法修復已封裝的壞片，成本負擔更重。

上下游

上游：

• 探針卡核心部件：MEMS 探針製造商、陶瓷/有機基板、空間轉換層、高效能彈簧針聯結器。
• ATE 系統：測試頭、數字/模擬/射頻通道板、軟體平台。
• 探針臺：高精度運動平台、溫控系統、探針清潔耗材。
• 晶圓廠：提供已完成前道工藝的晶圓。

下游：

• 委外封測代工廠（OSAT）：承接大批次晶圓測試服務。
• IDM 內部測試部門：自有產能完成晶圓篩選。
• 晶片設計公司：提供測試程式、良率分析，要求 KGD 交付或直接管理晶圓測試過程。
• 下游先進封裝線：倒裝晶片、2.5D 矽中介層、3D 堆疊等嚴格依賴晶圓級 KGD 質量。

關鍵指標

• Probe Yield（晶圓測試良率）：通過測試的 Die 佔總測數的百分比，不直接等同於最終良率，因探針接觸不良可能造成過殺（Overkill）或漏殺（Underkill）。
• 測試覆蓋率：可檢測出的故障佔潛在故障的比例，由 DFT 與測試向量深度決定。
• Test Time：單 Touchdown 或單 Die 的測試時間，直接決定 UPH（單位小時產出）和單顆測試成本（CoT）。
• Parallelism：同時測試的 Die 數，決定產能槓桿。
• Probe Life (Touchdowns)：探針卡在效能退化超出規格前的總下壓次數，影響耗材持有成本。
• OEE（裝置綜合效率）：整合可用率、表現性與良率，衡量整體測試資產效率。
• CKGD（Cost of Known Good Die）：綜合測試成本、良率損失、耗材後的單位合格晶片成本，是投資決策的終極指標。

供需與市場資料

晶圓級測試裝置與服務市場深度繫結全球半導體產能。根據主流行業追蹤機構（如 VLSI Research、SEMI）的歷史資料趨勢，全球探針卡市場規模已在 2020 年代初期越過 20 億美元級別，並在邏輯測試、儲存測試需求的疊加下維持增長。ATE 的晶圓測試相關市場是半導體測試裝置總市場的重要支柱，同樣處於數十億美元規模【行業估算，需查最新報告核實】。供應端由少數大廠主導技術標準，需求端則主要由以下因素拉動：

• 先進製程（5nm 以下）晶片對超精細間距探針和超高並行度的需求。
• Chiplet 異構整合使必須進行晶圓全測的場景急劇擴大。
• 汽車、軍工等高可靠應用強制要求高溫/低溫全覆蓋晶圓測試。
• 儲存堆疊（HBM、3D NAND）的晶圓級冗餘分析和修復測試。

供需階段性緊張通常出現在半導體產業擴張期，探針卡交期及高效能探針臺產能成為瓶頸。

代表公司與資本對映

按照產業鏈核心環節劃分的主要廠商（均為行業公開資訊）：

• 探針卡：FormFactor（美，市場份額領先），Technoprobe（意），Micronics Japan（日），以及國內探針卡供應商快速成長中。
• ATE 裝置：泰瑞達（Teradyne）、愛德萬測試（Advantest）主導邏輯/SoC 和儲存測試市場；亦有多家專注射頻/模擬/功率半導體的差異化廠商。
• 探針臺：東京精密（Tokyo Seimitsu）、EG、Accretech（東京精密旗下）構成主要供應；國內廠商在價效比市場滲透。
• 綜合測試服務：日月光、安靠、長電科技等 OSAT 提供大量晶圓測試代工產能。 該產業鏈具備“賣鏟子”屬性，探針卡作為耗材需求剛性，ATE 受資本支出週期影響更大。

投資邏輯

1. 耗材替代與升級：探針卡是磨損件，隨著晶片密度和測試頻次提升，每片晶圓的“消耗卡價值”持續攀升。MEMS 卡對傳統懸臂/垂直卡的滲透是長期結構增量。
2. 先進封裝放大器：任何一家大型晶片公司走向 Chiplet 設計，都會導致晶圓級測試強度成倍增加，因為每顆芯粒必須全測。這是近年最重要的需求催化劑。
3. ATE 平台的虛擬化與軟體價值：測試資料分析和自適應測試平台逐漸成為裝置商的差異化護城河，軟體付費與定期升級貢獻更多經常性營收。
4. 國產替代機遇：中國大陸晶圓製造產能擴張，本土探針卡、測試機、探針臺供應商面臨供應鏈安全驅動下的准入紅利，但技術追趕仍需突破高頻、高密、長壽命瓶頸。
5. 週期性注意：ATE 市場隨半導體資本支出週期波動劇烈，而探針卡消耗相對平滑，但任何擴產延後都會影響需求節奏。

常見誤讀糾偏

1. “晶圓測試是 100% 篩出所有壞片” 現實中，測試覆蓋率受限於向量深度和物理接觸的穩定性。微裂紋、潛在的 TDDB 等故障可能無法在晶圓級的電壓和應力條件下激發，從而以“潛在缺陷”形式逃逸到封裝後甚至系統段，導致 KGD 並非絕對零缺陷。
2. “探針卡只要針不斷就能一直用” 實際上接觸電阻的漸變、針尖積屑導致的開路、平面度漂移才是限制壽命的主因。即便針未斷裂，電性效能不合格就必須更換或維修，壽命由 Touchdown 閾值嚴格約束。
3. “Wafer Sort 就是 Final Test 在晶圓上提前做” Final Test 要經過封裝引腳和 Socket，有額外的寄生電感電容，通常測試頻率和應用模式更接近真實系統。許多高速介面的訓練與眼圖只有在封裝後才能正確測量，因此晶圓測試更偏重結構性與靜態可測性。
4. “只要能測，探針臺速度無關緊要” 探針臺的自動化效率（步進、對準、清潔速度）對 UPH 的影響與傳統測試時間同等重要，尤其當晶片已極簡測試時，機械 overhead 會主導成本。

學習路徑

• 書籍：《半導體制造技術導論》（部分章節）；《Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits》（Bushnell & Agrawal 著）——測試原理聖經級讀物。
• 行業標準與指南：IEEE 1149.x 邊界掃描、IEEE 1500 嵌入式芯核測試標準；JEDEC 有關晶圓級可靠性和測試的出版物。
• 研究報告：Yole SystemPlus、VLSI Research 有關探針卡和測試裝置的年度市場報告；Semiconductor Engineering 網站的技術專題。
• 裝置商白皮書：FormFactor、Advantest、Teradyne 官網的技術文件，提供大量實測案例與引數細節。
• 實踐：如果有可能，觀察一次完整的 Prober 與 ATE 聯機調測過程，對針壓、接觸波形、清潔週期的理解會勝過讀十篇資料。

一句話總結

晶圓級測試就是在最小成本節點上，通過精密電接觸將裸芯的製造缺陷暴露出來，生成一張決定每顆 Die 命運的圖譜，它是良率控制、成本最佳化和先進封裝整合不可越過的關鍵一環。

延伸閱讀與來源

• 關鍵技術與市場資料：由於本次搜尋過程受限，文中定量資料多采用行業典型範圍的定性表述或標註【行業估算】。具體數字應查閱泰瑞達、愛德萬測試年度財報，SEMI 世界晶圓廠預測，VLSI Research（現為 TechInsights）關於測試裝置的報告，以及 FormFactor、Technoprobe 的公開揭露。
• 技術深度：可檢索 IEEE Xplore 中關於 “wafer-level test MEMS probe” “Known Good Die 3D integration” “adaptive wafer test” 的論文，獲取詳細電路模型和實驗資料。
• 風險提示：本內容僅作產業知識梳理，不構成任何投資建議。技術演進和廠商競爭格局需持續追蹤最新公告。