DPU（Data Processing Unit）

3 秒看懂

DPU 是資料中心的”第三顆主力晶片”——它插在 CPU 和網路之間，用專用硬體加速器 + Arm 核心，把虛擬化網路（OVS）、RDMA 儲存、加解密、安全策略等”基礎設施稅”從 CPU 肩上卸下來。一顆 DPU 的價值 = 省下 2～8 個 CPU 核心去做更賺錢的事。

3 分鐘產業解釋

為什麼需要 DPU？

現代雲端資料中心的 CPU 有越來越多的算力被”基礎設施軟體”吃掉：虛擬交換（OVS）、VXLAN/Geneve 封裝解封裝、TLS/IPsec 加密、NVMe-oF 儲存轉發、可觀測性採集……據 NVIDIA 等廠商的公開演講口徑，這部分”基礎設施開銷”在某些虛擬化密度較高的場景下可佔到 CPU 算力的 20%～30% [廠商口徑估算]。

DPU 的核心思路：把這些固定功能的基礎設施操作從通用 CPU 剝離，交給一個專門的、插在 PCIe 槽上的獨立處理單元。這個單元通常包含：

高效能網路介面（100G～400G 級別）
硬體加速引擎（加解密、壓縮、正則匹配、OVS 流表解除安裝等）
一組 Arm 核心（可獨立執行 Linux，管理基礎設施軟體棧）
PCIe 介面（與 host CPU 通訊）

名詞辨析

術語	提出者	側重點
SmartNIC	業界通稱（較早）	強調網絡卡具備可程式設計/加速能力，範圍較寬
DPU	NVIDIA（2020 年 GTC 推廣）	強調”第三顆晶片”定位，全棧基礎設施解除安裝
IPU（Infrastructure Processing Unit）	Intel	功能類似 DPU，Intel 自己的命名體系

三者在硬體架構上高度重疊，核心差異更多是營銷定位。產業討論中 DPU 已成為事實上的通稱。

15 分鐘專家深入

核心價值主張

DPU 的經濟賬非常直觀：

一臺 2U 雙路伺服器（典型配置 64～128 核 CPU）
├── 跑業務負載（AI訓練、資料庫、Web服務）→ 賺錢
├── 跑基礎設施（OVS、安全、儲存）→ 成本
└── 每省出 1 個 CPU 核心 ≈ 減少 1 張 license / 降低 1 份功耗

DPU 幫你把"成本側"的活接走 → CPU 100% 幹"賺錢側"的活

在雲端廠商（AWS、Azure、Google Cloud、阿里雲端）的大規模部署中，這個價值疊加數百萬臺伺服器後極為顯著。

關鍵架構特徵

1) 硬體加速器（資料面）

網路加速：OVS 流表匹配/轉發、VXLAN/Geneve 封裝/解封裝、流量整形（QoS）
儲存加速：NVMe over Fabrics (NVMe-oF) 的 target 端處理、糾刪碼（Erasure Coding）
安全加速：TLS 1.3 / IPsec / MACsec 硬體加解密、正規表示式匹配（用於 DDoS 防火牆）
壓縮/解壓縮：硬體 gzip/zstd 加速

這些操作在純軟體實現時極其消耗 CPU 週期，但在專用硬體上可以達到線速處理（即不成為網路頻寬的瓶頸）。

2) 可程式設計控制面（Arm 核心）

現代 DPU 內嵌 8～16+ 個 Arm 核心，可獨立執行一個精簡 Linux 發行版（如 NVIDIA 的 DOCA SDK 執行環境），負責：

控制面協議處理（BGP、路由、策略下發）
基礎設施管理（監控、日誌、遙測）
與 host 端的編排系統互動

3) 高速網路介面

支援 100GbE / 200GbE / 400GbE 級別（取決於代際和具體型號）
支援 RDMA（RoCE v2 / InfiniBand）協議硬體解除安裝
硬體級流量映象和取樣（用於可觀測性）

4) PCIe 介面

通過 PCIe Gen4 x16 或 Gen5 x16 與 host CPU 連線
對 host 系統呈現為一張標準網絡卡（或虛擬網絡卡集合）

典型部署模式

DPU 在伺服器中的物理位置是網絡卡槽位（通常是最靠近網線的那一張 PCIe 卡），在邏輯上位於 CPU 和網路之間：

        ┌──────────────┐
        │  Top-of-Rack │
        │    Switch     │
        └──────┬───────┘
               │ 100G/200G/400G
        ┌──────┴───────┐
        │     DPU      │  ← 獨立執行 Linux + 基礎設施棧
        │  Arm cores   │    硬體加速器（加密/OVS/儲存）
        │  + 加速器    │    網路介面 + RDMA engine
        └──────┬───────┘
               │ PCIe Gen4/5 x16
        ┌──────┴───────┐
        │   Host CPU   │  ← 只跑業務負載
        │  (業務VM/     │    看到的是"虛擬網絡卡"
        │   容器)       │
        └──────────────┘

技術原理

內部微架構（通用模式）

雖然各廠商 DPU 的具體設計不同，但邏輯架構可抽象為以下幾層：

┌─────────────────────────────────────────────────────┐
│                    DPU SoC                          │
│                                                     │
│  ┌─────────┐  ┌──────────┐  ┌───────────────────┐  │
│  │ Arm     │  │ Hardware │  │ Network Interface │  │
│  │ Cores   │  │ Accel.   │  │ (MAC/PHY + SerDes)│  │
│  │ (8~16+) │  │ Engines  │  │ 100G/200G/400G    │  │
│  │         │  │          │  │                   │  │
│  │ - Linux │  │ - Crypto │  │ - RDMA engine     │  │
│  │ - OVS   │  │ - OVS TC │  │ - RoCE/IB         │  │
│  │   CP    │  │   offload│  │ - Traffic mgr     │  │
│  │ - Mgmt  │  │ - Compr. │  │ - SR-IOV          │  │
│  │ - BGP   │  │ - Regex  │  │                   │  │
│  └────┬────┘  └────┬─────┘  └────────┬──────────┘  │
│       │            │                 │              │
│  ┌────┴────────────┴─────────────────┴──────────┐  │
│  │              內部匯流排 / NoC                   │  │
│  └──────────────────┬───────────────────────────┘  │
│                     │                               │
│  ┌──────────────────┴───────────────────────────┐  │
│  │              PCIe Endpoint                   │  │
│  │         (Gen4 x16 / Gen5 x16)               │  │
│  └──────────────────────────────────────────────┘  │
└─────────────────────────────────────────────────────┘

資料面處理流水線（以網路解除安裝為例）

當一個數據包從網線進入 DPU 時，處理路徑大致為：

[線纜] → [SerDes/PMA] → [MAC] → [Parser] → [Flow Table Lookup (TCAM/SRAM)]
                                                    │
                                          ┌─────────┴──────────┐
                                          │                    │
                                    [Cache HIT]         [Cache MISS]
                                          │                    │
                                 [Action Pipeline]    [Send to Arm core]
                                 (encap/decap,         (slow path:
                                  modify, drop,         upcall to OVS
                                  mirror, fwd)          control plane)
                                          │
                                 [Enqueue/Tx] → [MAC] → [SerDes] → [線纜]

關鍵效能引數（定性描述）：

快速路徑（硬體加速器處理）：可達線速（如 400Gbps），延遲在 微秒級
慢速路徑（Arm 核心處理）：吞吐低數個數量級，延遲在毫秒級，但處理複雜策略
流表容量：取決於具體實現，從數十萬條到數百萬條不等 [因型號而異]

加密解除安裝原理

DPU 內部的加密引擎通常支援：

對稱加密：AES-128/256（GCM/CTR/CBC 模式）硬體加速
雜湊：SHA-256/SHA-384/SHA-512 硬體加速
TLS 會話管理：完整的 TLS 1.3 handshake 可由 Arm 核心 + 加密引擎協同完成
IPsec offload：ESP 封裝/解封裝 + 加解密全鏈路硬體化

關鍵收益：在不解除安裝 TLS 的情況下，一個 100Gbps 的 TLS 流量可能消耗數十個 CPU 核心；DPU 加密引擎可以做到對 CPU 零佔用且維持線速 [廠商公開演示資料]。

儲存解除安裝

DPU 可以充當 NVMe-oF initiator 加速器：

在 DPU 上實現 NVMe/TCP 或 NVMe/RDMA 的 initiator 協議棧解除安裝
將主機的本地 NVMe 命令封裝為網路協議幀，解封裝遠端響應
硬體級 CRC 校驗、資料搬移最佳化

這使得主機端的儲存協議處理完全解除安裝到 DPU，CPU 零佔用；真正的 target 協議棧執行在遠端儲存節點上，實現計算與儲存解耦。

技術演進史

時間線	事件	意義
2015 年前	基於網路處理器/專用可程式設計引擎的 SmartNIC 出現（如 Netronome NFP、Mellanox ConnectX），FPGA-based 的代表隨後出現（如 Xilinx Alveo）	網絡卡可程式設計化萌芽
2016～2018	Amazon（Nitro 系統）、Mellanox BlueField-1 代內部孵化	超大規模雲端廠商率先意識到”基礎設施解除安裝”的必要性
2019	NVIDIA 收購 Mellanox（約 $6.9B 交易）	NVIDIA 獲得 BlueField 產品線 + 高速網路技術，為 DPU 戰略奠基
2020 Q2	Jensen Huang 在 GTC 2020 上正式提出 DPU 概念，釋出 BlueField-2 DPU	”CPU + GPU + DPU”三晶片戰略成型，DPU 從 SmartNIC 升格為獨立品類
2021	Intel 釋出 IPU 戰略（Mount Evans 晶片，與 Google Cloud 合作）；AMD 收購 Pensando	三大晶片巨頭全部入局 DPU/IPU 賽道
2022	NVIDIA 釋出 BlueField-3（400G DPU，據公開資訊含 16 個 Arm 核心，基於 ConnectX-7 網路引擎）；Broadcom Stingray PS 系列繼續迭代	代際升級：頻寬翻倍，Arm 核心翻倍，加速器更豐富
2023	Microsoft 收購 Fungible（DPU 初創公司）；NVIDIA 釋出 BlueField-4 預告	超大規模廠商繼續通過收購/自研強化 DPU 能力
2024	NVIDIA BlueField-3 在超算/雲端環境中規模部署；BlueField-4 產品線繼續推進	DPU 從概念驗證進入規模落地階段

關鍵趨勢：DPU 的定義正在從”智慧網絡卡”向”基礎設施處理器”擴充套件，未來可能整合更多功能（如 AI 推論加速、安全策略引擎）。

技術路線對比

維度	NVIDIA BlueField-3	AMD Pensando DPU / DSC	Broadcom Stingray PS	Intel IPU (Mount Evans 後繼)	FPGA 方案（如 Xilinx/AMD Alveo）
核心架構	Arm Cortex 系列（16 核，據公開資訊為 v8.2+ 架構）	Arm 核心 + P4 可程式設計流水線	Arm 核心 + 可程式設計處理引擎	Arm 核心 + 可程式設計資料路徑	FPGA 可程式設計邏輯
網路介面速率	400GbE [NVIDIA 官方規格]	200GbE 級別 [公開報道]	100G～200G 級別 [公開產品]	200G 級別（代際不同有差異）[供應鏈資訊]	取決於 FPGA 型號和網路 IP
加速器	OVS offload, AES/SHA, RegEx, NVMe-oF, VirtIO-blk/net	P4 可程式設計流水線, 加密, 壓縮	包處理引擎, 加密	OVS offload, 加密	靈活但需自行開發
可程式設計性	DOCA SDK（基於 Arm + 加速器）	P4 + Arm	專用 SDK	可程式設計資料路徑 + Arm	最高（RTL/C/HLS）但開發門檻也最高
生態優勢	與 CUDA/GPU 生態協同，DOCA 開放	AMD CPU+GPU 全棧協同潛力	交換晶片生態協同	Intel CPU 生態（CXL/oneAPI 方向）	極端靈活性
成熟度	⭐⭐⭐⭐⭐ 規模部署	⭐⭐⭐ Azure 大規模部署驗證	⭐⭐⭐ 超算/特定場景	⭐⭐ 產品線仍在調整中	⭐⭐⭐⭐ 成熟但工程化門檻高
核心場景	AI/HPC 資料中心、超大規模雲端	超大規模雲端（如 Azure Boost）	超算、網路裝置	Intel 生態雲端	定製化、研究、高效能特定場景

注：上表中部分規格來自廠商公開發布和供應鏈公開報道，具體引數以各廠商最新 datasheet 為準。Intel IPU 產品線在 2023～2024 年間經歷了戰略調整，部分產品線據公開報道有所收縮 [供應鏈資訊，未經官方確認]。

上下游

上游（DPU 的供應鏈）

DPU 晶片設計
├── IP 授權
│   ├── Arm（CPU 核心 IP 授權，如 Cortex-A72/A78/Neoverse 等）
│   ├── Synopsys / Cadence（SerDes IP、PCIe PHY IP）
│   └── 各自研加速器 IP
├── EDA 工具
│   ├── Synopsys（Design Compiler, VCS...）
│   ├── Cadence（Innovus, Xcelium...）
│   └── Siemens EDA
├── 製造（晶圓代工）
│   ├── TSMC（主流 DPU 的製造方，具體節點因產品而異，多在 7nm/5nm 級別 [供應鏈資訊]）
│   └── Samsung Foundry（部分產品）
└── 封裝
    └── 傳統封裝為主（FC-BGA 等），部分產品可能涉及 2.5D 封裝（整合 HBM 或其他 die）

中游（DPU 產品）

NVIDIA（BlueField 系列）— 最大市場份額 [行業估算]
AMD / Pensando
Broadcom（Stingray 系列）
Intel（IPU）
Marvell（OCTEON 系列，更偏基礎設施處理）
國產廠商（中科馭數 YUSUR、雲端脈芯聯 Yunsilicon、星雲端智聯 Nebula Matrix、大禹智芯等，處於早期產品化階段 [公開資訊]）

下游（DPU 的買家和使用者）

超大規模雲端廠商（Hyperscalers）：AWS (Nitro)、Microsoft Azure (Azure Boost)、Google Cloud、阿里雲端、字節跳動等 → 最大采購方
運營商 / 電信：5G 核心網 UPF 解除安裝
企業資料中心：VMware vSphere + DPU 加速（Project Monterey 等）
HPC / AI 資料中心：大規模叢集中的網路基礎設施管理

關鍵指標

指標	說明	典型量級（以 BlueField-3 公開資訊為參考）
網路介面速率	DPU 能處理的最大網路吞吐	400GbE [NVIDIA 官方]
PCIe 頻寬	與 host CPU 的互連頻寬	PCIe Gen5 x16 ≈ 64 GB/s [PCI-SIG 標準]
Arm 核心數	可獨立執行基礎設施軟體棧	16 核 [NVIDIA 公開規格]
加密吞吐	AES-256-GCM 硬體加速吞吐	與網路線速匹配（具體數字因型號而異）[未充分揭露]
OVS 流表容量	硬體能快取的流表條目數	數十萬～數百萬條 [因型號和場景而異]
功耗	DPU 板卡典型功耗	~30W～75W 級別 [因型號和負載而異]
延遲增量	DPU 引入的額外網路延遲	微秒級（快速路徑）[廠商公開資料]
SR-IOV VF 數	可向 host 呈現的虛擬網絡卡數	可達數百 [因型號和配置而異]

供需與市場資料

市場規模

DPU/IPU 市場目前仍處於快速增長早期，各研究機構的估算口徑差異較大：

全球 DPU 市場規模 2023 年估算約 $3B～$5B [多家第三方研究機構估算，口徑不一]
多家第三方機構認為 2027～2028 年市場規模可能顯著高於 2023 年水平，但不同報告是否納入 SmartNIC、IP 授權和服務營收並不一致，本頁不寫入未鎖定來源的預測硬數字。
以上數字來自多家行業研究機構的公開報告摘要，具體定義口徑（是否含 SmartNIC）會顯著影響估值

需求驅動力

AI 資料中心爆發：每個 AI 伺服器節點需要高頻寬、低延遲網路，DPU 負責 RDMA 網路管理
零信任安全：每臺伺服器都需要端到端加密，DPU 硬體加密解除安裝是剛需
雲端原生化：容器密度極高時，OVS/網路策略開銷成倍放大，DPU 解除安裝價值更明顯
儲存計算分離：NVMe-oF 普及，DPU 作為主機端 initiator 加速器，解除安裝儲存協議處理

供給格局

NVIDIA 憑藉 BlueField + CUDA 生態佔據主導地位 [行業普遍認知]
超大規模廠商（AWS、Azure）趨向自研 / 定製（如 AWS Nitro、Azure Boost 基於收購的 Pensando/Fungible 技術）
國產替代需求明確但產品成熟度差距大：國內雲端廠商（阿里、騰訊、位元組）有 DPU 定製需求，國產 DPU 初創公司處於產品研發和小批次驗證階段

代表公司與資本對映

公司	DPU 產品/戰略	資本市場關聯	競爭位勢
NVIDIA (NVDA)	BlueField-3/4, DOCA 生態	納斯達克上市	🏆 全球 DPU 市場份額最大，GPU+DPU 協同生態壁壘極高
AMD (AMD)	Pensando（2022 年收購）, Pensando DPU / DSC	納斯達克上市	Azure 大規模驗證背書，CPU+GPU+DPU 全棧潛力
Broadcom (AVGO)	Stingray PS 系列	納斯達克上市	網路/交換晶片生態協同，超算場景優勢
Intel (INTC)	IPU 戰略（Mount Evans 後續產品線）	納斯達克上市	產品線近年經歷戰略調整，執行力待觀察
Marvell (MRVL)	OCTEON 系列 DPU/基礎設施處理器	納斯達克上市	電信基礎設施場景有積累
中科馭數 (YUSUR)	KPU 架構 DPU	一級市場（多輪融資）	國產 DPU 頭部企業之一，產品處於早期推廣階段
雲端脈芯聯 (Yunsilicon)	YSC 系列 DPU	一級市場	國產 DPU 初創
星雲端智聯 (Nebula Matrix)	NM 系列 DPU	一級市場	國產 DPU 初創
大禹智芯 (Dayu Semi)	DPU 晶片	一級市場	國產 DPU 初創

注意：國產 DPU 公司的產品成熟度、流片狀態、客戶驗證進展等資訊更新較快，建議以各公司最新官方揭露和行業調研為準。

產業鏈觀察架構

核心論點

1) AI 超算叢集是 DPU 最確定的增量需求

每個 AI 訓練伺服器節點需要 200G/400G RDMA 網路 → DPU 負責管理 RDMA 流量、拓撲、QoS
大型 AI 叢集（萬卡以上）對基礎設施自動化管理的要求極高，DPU 是必需元件
AI 資料中心的 TCO 最佳化壓力（每張 GPU 都很貴，CPU 應全力服務 GPU）進一步強化 DPU 價值

2) NVIDIA “CPU + GPU + DPU” 三晶片戰略提升平台粘性

BlueField 與 CUDA/Mellanox InfiniBand/RoCE 形成閉環
DOCA SDK 軟體生態提高遷移成本
這不僅是硬體銷售，更是平台鎖定

3) 超大規模廠商自研趨勢 = 確認 DPU 的價值，同時重塑供給格局

AWS Nitro、Azure Boost 等自研方案證明了 DPU 的不可替代性
但自研同時壓縮了第三方 DPU 廠商在 hyperscaler 中的 TAM

4) 國產替代是中長期邏輯

資料中心基礎設施晶片的安全自主可控訴求明確
但國產 DPU 產品與國際龍頭的差距較大（2～3 代以上），短期以追蹤為主

風險

超大規模廠商自研 → 第三方 DPU 的市場空間可能被擠壓
DPU 功能整合到 CPU/NIC → 長期存在”功能被上/下游吃掉”的風險（如 Intel 將部分 IPU 功能整合到 CPU 中）
技術路線不確定性 → DPU vs IPU vs SmartNIC 的定義邊界仍在模糊化
國產 DPU 初創 → 技術壁壘高、客戶匯入週期長、競爭激烈

常見誤讀糾偏

❌ 誤讀 1：“DPU 就是 SmartNIC，只是換個名字”

糾偏：SmartNIC 是一個更寬泛的概念，泛指具備可程式設計能力的網絡卡（可能只有一個 FPGA 或小型處理器）。DPU 的定位更重——它有獨立的多核 Arm 處理器可執行完整作業系統，有豐富的硬體加速器叢集，強調的是全棧基礎設施解除安裝。可以理解為：所有 DPU 都是 SmartNIC，但不是所有 SmartNIC 都是 DPU。DPU 是 SmartNIC 的”重量級”子集。

❌ 誤讀 2：“DPU 會取代 CPU”

糾偏：DPU 取代的是 CPU 上執行的基礎設施軟體所消耗的 CPU 資源，而不是 CPU 本身。CPU 仍然是業務應用（資料庫、Web 服務、AI 架構主機端程式碼）的核心執行平台。DPU 的價值是釋放 CPU，而不是替代 CPU。

❌ 誤讀 3：“DPU 市場被 NVIDIA 壟斷，其他廠商沒機會”

糾偏：NVIDIA 在 DPU 市場確實佔據領先地位，但超大規模雲端廠商（AWS、Azure、Google）出於供應鏈安全和定製化需求，都在走自研路線。這意味著 DPU 市場的格局更可能是”NVIDIA 主導企業/HPC 市場 + 超大規模廠商自研為主”的二元結構，而非單一廠商壟斷。此外，Broadcom、AMD 在特定細分場景也有競爭力。

❌ 誤讀 4：“DPU 是個獨立的大晶片，和網絡卡沒關係”

糾偏：DPU 物理上就是一張PCIe 擴充套件卡，外形與傳統網絡卡（NIC）相同，安裝在伺服器的 PCIe 插槽上。它是從網絡卡/SmartNIC 演化而來的，而不是一個全新的板卡品類。理解這一點對供應鏈分析很重要——DPU 的上游供應鏈與高速網絡卡高度重疊。

學習路徑

入門（2～4 小時）

NVIDIA DPU 官方介紹頁面 → 理解 DPU 是什麼、為什麼需要、BlueField 產品線概覽
Jensen Huang GTC 2020 Keynote（搜尋 “GTC 2020 DPU Jensen”）→ 理解 DPU 概念的首次系統性提出
“What is a DPU” 類綜述文章 → 對比 SmartNIC、DPU、IPU 的區別

進階（1～2 天）

NVIDIA DOCA SDK 文件 → 理解 DPU 的軟體程式設計模型
BlueField-3 Datasheet / Product Brief → 掌握具體硬體規格
OVS offload 原理（搜尋 “OVS hardware offload DPU”）→ 理解最核心的解除安裝用例
NVMe-oF over DPU 相關白皮書 → 理解儲存解除安裝

專家級（持續追蹤）

OCP (Open Compute Project) DPU/IPU 子專案文件 → 行業標準化進展
各雲端廠商技術部落格：AWS Nitro、Azure Boost 系列文章
Hot Chips、NetDev、Linux Plumbers Conference 等會議論文/presentation
國產 DPU 廠商的公開技術白皮書和釋出會（關注產品迭代進展）

一句話總結

DPU 是資料中心從”以 CPU 為中心”走向”以加速為中心”的關鍵基礎設施晶片，它用專用硬體 + Arm 核心接管了虛擬化網路、儲存、安全等”基礎設施稅”，讓 CPU 和 GPU 專注於真正創造業務價值的計算——這一邏輯在 AI 時代被進一步放大。

延伸閱讀與來源

來源	內容	型別
NVIDIA BlueField 產品頁面	DPU 官方定義、規格、架構圖	廠商官方
NVIDIA DOCA SDK 文件	DPU 軟體程式設計模型、API	廠商官方（技術）
AWS Nitro System 白皮書	超大規模自研 DPU 的架構參考	雲端廠商技術文件
Microsoft Azure Boost 公開部落格	Azure DPU 架構與 Pensando 整合	雲端廠商技術文件
Open Compute Project (OCP)	DPU/IPU 標準化、互操作性規範	行業標準組織
Hot Chips Conference Proceedings	DPU 晶片架構深度技術演講	學術/行業會議
各研究機構 DPU 市場報告	市場規模、增長預測、份額	第三方研究（注意口徑差異）
AMD / Pensando 收購公告	Pensando 技術能力和產品定位	上市公司公告
各國產 DPU 廠商官網	產品狀態、融資進展	初創公司公開資訊

免責宣告：本頁中涉及的市場資料、公司競爭位勢、產品規格等資訊來自公開渠道和行業普遍認知，部分量化資料標註了來源口徑。具體投資決策請以最新官方揭露和專業研究報告為準。文中涉及的個股分析僅為概念學習目的，不構成投資建議。

更新說明：本頁基於截至編寫時間的公開資訊整理。DPU 是一個快速演進的品類，產品代際、市場格局、技術路線均可能在 6～12 個月內發生顯著變化，建議定期更新認知。