數字存算（Digital Compute-in-Memory）

1. 3秒看懂

數字存算（Digital Computing-in-Memory / Near-Memory Computing）是在儲存單元內部或緊鄰儲存陣列執行數字邏輯計算的技術範式。其核心目標是打破馮·諾依曼架構中“資料在計算單元與儲存單元間頻繁搬運”的瓶頸（即“記憶體牆”），大幅降低資料搬運的能耗與延遲。該技術使AI推論——尤其是對功耗極度敏感的邊緣側和大規模引數模型的推論——得以在接近資料駐留的位置完成，有望將特定任務的能效比（TOPS/W）推升至傳統數字加速器的若干倍甚至數十倍。

2. 3分鐘產業解釋

當代AI算力晶片（GPU、FPGA、ASIC）雖然計算能力飛速提升，但依然遵循計算與儲存物理分離的經典範式。每一次乘加運算都需從外部DRAM載入權值和啟用值，再將結果寫回，導致“資料傳輸能耗遠高於計算能耗”，並且受到儲存頻寬速度的嚴格制約。在資料中心，大型語言模型推論的能效和延遲正成為總擁有成本（TCO）的瓶頸；在邊緣側，毫瓦級功耗預算下的智慧感知更要求顛覆性的資料處理方式。

數字存算正是為此而生。它將有限精度的數字計算單元（如乘法器、加法器、查詢表）嵌入或依附於高密度片上儲存（如SRAM、eDRAM、甚至3D堆疊的DRAM），形成“能就地算”的儲存。根據計算電路與儲存陣列的耦合程度，產業上分為三大類：

• 近存計算（Near-Memory Computing）：計算邏輯晶片與高頻寬儲存（HBM、GDDR6等）通過2.5D/3D先進封裝緊密整合，使資料在極短物理距離內傳輸，大幅提升有效頻寬。輝達、AMD的GPU搭配HBM即是早期形態，而三星的HBM-PIM、SK海力士的AiM則是在儲存層內部直接植入計算單元，屬於更激進的近存數字計算。
• 存內計算（In-Memory Computing, CIM）：利用大規模儲存陣列（如SRAM位單元）執行部分數字邏輯。在數字存內計算中，權值以數字訊號儲存在單元中，複數單元與附加的數字邏輯共同完成向量-矩陣乘法（MAC），輸出仍為數字量，從而避免了模擬域易受工藝、電壓、溫度波動干擾的弱點。
• 計算型儲存（In-Storage Computing）：在SSD主控或近快閃記憶體端整合輕量級CPU/NPU，對儲存在其上的資料進行過濾和預處理，減少向主機端搬移的資料量。主要面向大數據分析場景。

截至2024‑2025年，數字存算正處於從學術原型向工程化產品跨越的關鍵階段：近存計算（尤其是HBM整合邏輯）已實現量產並應用於資料中心；數字存內計算在邊緣語音/視覺AI SoC中已初具規模；更高效能、面向資料中心的存內AI加速器仍在驗證與早期客戶匯入期。整個產業鏈從EDA工具、儲存器IP、先進封裝到系統軟體棧正快速完善，驅動AI算力從“更快的計算”轉向“更省資料的移動”。

3. 技術原理

馮·諾依曼架構的核心矛盾在於：處理器與主存之間有一條效能黑洞——每做一次權值讀取的能耗可能比一個MAC運算本身高出2‑3個數量級。數字存算的解決思路是利用儲存器的天然高並行度，把計算“摺疊”進入儲存的讀寫路徑。

對於基於SRAM的數字存內計算，一種典型架構是：將神經網路的權值以數字編碼形式分佈在多個SRAM bitcell中，輸入特徵圖經字線驅動，同時在陣列的讀出電路（或額外整合的數字組合邏輯）中實現多位乘法和累加。例如：將權值對應為1/‑1 或 INT4，輸入啟用值通過字線脈衝寬度調變代表數值，再配合數字加法樹得到部分和，整個過程不經過高速序列匯流排，顯著降低IO功耗。這類實現完全在數字域操作，精度在架構層面可控，可通過增加位寬來達到INT8甚至FP16的推論精度，而不會引入模擬存算中的非理想因素（如電晶體失配、電流噪聲、ADC量化誤差）。

近存計算的原理則更側重封裝與系統級整合。以三星HBM-PIM為例，每個HBM堆疊內的DRAM bank旁嵌入一個可程式設計計算單元（PCU），能夠在bank之內執行FP16乘加與歸約運算，而無需將全部資料搬運至外部GPU。該PCU本質是一款精簡的數字處理器，利用DRAM bank內部的極高頻寬（可達TB/s級）完成計算後，僅將彙總結果傳送給主機。這一方案大幅減輕了片間互聯壓力，使系統能效提升約2倍（資料來源：三星白皮書，2021年）。類似地，SK海力士的AiM加速器將4×4數字乘法器陣列植入GDDR6記憶體晶片，每顆記憶體內部就具備獨立完成矩陣運算的能力，實現在多種AI模型中“資料停留在記憶體晶片內即可完成一輪推論”。

計算型儲存則是將輕量級Arm/RISC‑V核心嵌入SSD控制器，使資料庫查詢或影片分析的一部分計算直接在儲存裝置上發生，無需經過PCIe/NVMe的傳輸。數字邏輯的引入使其能執行標準的嵌入式LINUX與使用者可程式設計架構，大大擴充套件了傳統儲存裝置的角色。

4. 關鍵引數

評價數字存算晶片及其系統的關鍵指標與傳統AI加速器不盡相同，以下引數尤為關鍵，數值均基於特定年份、具體廠商公佈或學術揭露，口徑各有不同：

• 能效比（TOPS/W）：在INT8推論任務下，量產級數字存算SoC的能效比通常在5‑20 TOPS/W之間。例如，後摩智慧釋出的鴻途H30晶片（2023年）官方標稱INT8算力256 TOPS，典型功耗35 W，換算能效比約7.3 TOPS/W（來源：後摩智慧官網，2023年）。學術界數字存內計算論文晶片在ISSCC 2024展示的最高能效可達約20‑30 TOPS/W（INT8，0.9 V，28nm/22nm），但均為小規模測試晶片，尚非產品級。作為對比，同一時期典型7nm GPU的INT8能效約1‑3 TOPS/W。
• 算力密度（TOPS/mm²）：衡量矽面積效率。先進數字存內計算的原型在物理版面配置下可實現4‑10 TOPS/mm²（INT8），量產數字存算AI SoC通常在1‑3 TOPS/mm²（來源：企業技術文章及學術回顧，2024年）。
• 精度（bit width）：數字存算天然支援多精度（INT1‑INT16甚至BF16/FP16），視邏輯電路開銷而定。當前商用邊緣數字存算晶片多支援INT4/INT8，資料中心方向則須達到BF16/FP16以滿足訓練和複雜推論需求，如三星HBM-PIM即以FP16計算（來源：三星，2021年）。
• 資料搬運頻寬減少比率：這是存算架構的核心價值維度。在標準ResNet‑50推論任務中，使用SRAM數字存內計算可以將特徵圖搬運頻寬降低至傳統架構的1/3至1/10（依據ISSCC 2023論文實測）。具體視模型資料複用率而定。
• 介面頻寬與延遲：近存計算產品（如HBM‑PIM）可將邏輯層到單個bank的頻寬提升至1‑2 TB/s，延遲較傳統HBM‑GPU路徑縮短約50%（來源：SK海力士AiM技術資料，2023年）。
• 容量密度：數字存算晶片需要較大片上SRAM容量以容納權值，這直接影響成本。當前量產的邊緣數字存算SoC片上SRAM一般在1‑10 MB量級，而面向資料中心的存內計算加速晶片設計目標可達數百MB甚至GB級，多采用3D堆疊DRAM提供容量。
• 量產工藝節點與封裝：量產晶片工藝跨度大，從55nm（NOR Flash模擬存算）到12nm/7nm（數字存內計算/近存邏輯）不等。先進封裝方案如CoWoS、SoIC、EMIB等被廣泛採用，它們是近存計算實現的關鍵使能技術，其產能和成本直接影響數字存算晶片的可獲得性。

上述引數的具體數值高度依賴於基準測試（MLPerf等）以及工作負載，各廠商宣傳值不可直接橫向對比。不確定或非公開的細節統一註明“公開資料未見”。

5. 技術路線

數字存算並非單一技術路徑，而是一個分層技術譜系。依據計算電路與儲存陣列的物理耦合程度，可梳理為三條主幹路線。

路線一：近存計算（Near‑Memory Computing） 這是當前產業化最快、生態最完備的路線。核心技術是利用2.5D矽中介層、3D堆疊（如台積電SoIC、英特爾Foveros）將邏輯晶片與高頻寬儲存器面對面貼合，縮短物理走線。第二代進階方案是在儲存器內部引入可程式設計計算單元：三星HBM‑PIM（2021）、SK海力士AiM（基於GDDR6，2023年展示）即在DRAM晶片內部整合浮點/定點數字處理單元，使儲存晶片自身完成矩陣乘加。其優點是可與現有GPU/CPU生態系統互補，軟體改動相對小，同時可利用先進DRAM工藝的高容量。但每個bank的計算資源固定，靈活性不如獨立ASIC。

路線二：存內計算（In‑Memory Computing, 側重SRAM/eDRAM數字方案） 實現布林邏輯或算術運算於儲存單元陣列內，強調“原位計算”。數字存內計算通常採用多位元SRAM陣列與植入的數字組合邏輯（如內建乘法器、加法器、移位器）配合，實現無模擬噪聲的神經網路推論。代表案例如台積電展示的N6數字存內計算測試晶片（2023年），在6nm工藝上整合數字MAC陣列與SRAM，可達到較高能效；國內後摩智慧鴻途H30採用12nm SRAM數字存內計算，已投入客戶測試。另一種數字實現是利用DRAM顆粒的數位邏輯閘進行按位計算，SK海力士的AiM本質上也兼具存內計算特徵。數字路線的優勢在於精度可控、工藝伸縮性好、無需校準複雜的ADC/DAC，其軟硬體可重用現有數字設計生態。挑戰在於大規模陣列的面積開銷與佈線複雜度，軟體編譯需專門最佳化資料的空間定位。

路線三：計算型儲存（In‑Storage Computing） 將低功耗CPU核心或小面積NPU直接置入SSD控制器或Flash通道控制器中，資料在離開快閃記憶體之前就完成過濾和部分分析。典型應用是大型物件儲存（如AWS Nitro卡之外的儲存端點）與影片監控邊緣儲存。由於其算力通常僅為數十GOPS級別，主要收益體現在頻寬和系統功耗節約，而非替代AI主加速器。該路線在技術成熟度和標準化方面仍處於早期，NGDA和SNIA等組織正推進計算型儲存的介面規範。

此外，學術界和部分初創企業也在探索基於新非易失性儲存器（ReRAM、MRAM）的數字與混合訊號存內計算，但其量產與可靠性尚需多年打磨。在數字存算範疇內，目前最具確定性的量產路線仍為SRAM‑數字與近存DRAM邏輯融合。

6. 上游

數字存算產業鏈上游包括提供設計工具、IP核、儲存器介質、先進製造與封裝工藝的關鍵供應商。

EDA與IP 存內計算和近存計算的架構設計需要專用的編譯、版面配置佈線和模擬工具鏈。雖然主流的Cadence、Synopsys和西門子EDA已支援2.5D/3D封裝設計、多晶片異構整合設計，但專門針對數字存內計算邏輯綜合與自動放置的EDA功能“公開資料未見”成熟商業產品，多以設計服務公司與學術套件補足。儲存IP方面，SRAM編譯器（台積電、Arm、Sidense等）和eDRAM、MRAM等介面IP是存內計算晶片不可或缺的積木。部分企業（如Imagination、Ceva）提供AI處理器IP核，設計方可將這些輕量級核植入近存或存內架構。

儲存介質與工藝 高效能SRAM、嵌入式DRAM、以及未來可能匯入的ReRAM/MRAM儲存器件的製造需依賴先進CMOS工藝。台積電N6/N5能提供高密度SRAM和3D Fabric封裝選項，是其數字存內計算測試晶片的基礎。三星、SK海力士在DRAM領域佔據統治地位，它們推出的HBM3/HBM3E和GDDR6‑AiM需使用自家的DRAM位工藝與TSV堆疊；三星還於2024年宣佈擴建其HBM-PIM產品線至HBM3E（來源：三星官網）。國產儲存企業如兆易創新（NOR Flash）、北京君正（SRAM）等能提供基礎儲存顆粒或IP，但用於先進數字存算的高密度、高速SRAM編譯器尚多依賴台積電等工藝平台。

先進封裝 近存計算高度依賴2.5D/3D封裝。台積電CoWoS、InFO、SoIC是目前最主流的方案；英特爾提供EMIB、Foveros Direct；三星有X-Cube 3D封裝。先進封裝的產能是產業上游的瓶頸之一：據台積電2023年法說會，CoWoS產能持續緊張，擴產至2024年底月產能有望達3萬片晶圓，但需求依然旺盛。此外，封裝基板（ABF）和矽中介層的供應鏈（如欣興電子、Ibiden）也決定成本與交付。

製造裝置與材料 數字存算並未要求特殊工藝裝置，與邏輯/儲存器共用光刻、刻蝕、離子注入等裝置。但在3D整合中進行精細TSV刻蝕和晶圓薄化，對裝置精度要求極高，市場份額主要集中在應用材料、Lam Research、TEL等。供應鏈安全可能受出口管制影響，這在下游部分述及。

上游各環節的技術進展和產能約束直接決定了數字存算晶片的量產時間表與價格競爭力。

7. 下游

數字存算的需求側場景可歸納為三個維度：邊緣側、資料中心側、泛物聯網與移動終端。每一類場景對功耗、算力、時延和成本的要求不同，技術方案也隨之分化。

邊緣智慧終端 這是數字存算，特別是存內計算最早落地的領域。典型裝置包括智慧攝像頭、語音遙控器、真無線耳機、穿戴式健康監測器、智慧家居感測器。這類場景對功耗極敏感（通常mW級），且要求離線即時推論（語音命令、人臉檢測、異常聲音識別）。以知存科技WTM2101（基於NOR Flash模擬方案）為代表的邊緣AI SoC已實現規模出貨，可滿足1‑2MB模型，能效比宣稱最高15 TOPS/W（2022年，知存科技官網）。數字存內計算路線（如基於SRAM的SoC）也在門鈴、智慧家電等場景進入設計匯入。預計2025年後，TWS耳機將廣泛內嵌存算模組以支援主動降噪和語音喚醒。

資料中心AI推論與訓練 大語言模型（LLM）的推論成本和延遲是超大規模雲端服務商的核心痛點。近存計算方案（HBM‑PIM、AiM）可直接依附於現有的GPU或XPU加速器，實現每瓦效能倍增。三星已與AMD等合作將HBM-PIM整合到GPU測試平台，並在特定Transformer模型上展示效能提升（來源：三星2022年技術論壇）。國內的阿里平頭哥、百度崑崙等晶片也在嘗試通過HBM和近存邏輯最佳化推論，但具體數字存算匯入進度“公開資料未見”。儲存型計算的另一切入點是將輕量級推論解除安裝至SSD，在冷資料檢索分析中大顯身手。訓練方面，數字存算的精度和記憶體容量尚不足以完全替代H100/B200級別的加速器，但對於微調（fine‑tuning）和推論預填充，有望在未來3年內獲得部分替代份額。

自動駕駛與機器人 高等級自動駕駛對功耗限制嚴格（整車功耗預算），同時對延遲極度敏感。數字存內計算可在功耗極低的條件下處理高解析度的視覺Transformer或點雲端處理，成為主算力SoC中的高效能單元。NVIDIA DRIVE Thor等平台已在探索整合近存邏輯（官方稱Grace‑Hopper架構使用了高速NVLink‑C2C，但不完全是存算）。國內地平線、黑芝麻等公司的下一代晶片設計也有望引入存內計算IP。

物聯網與行動式醫療 對於電池供電的物聯網感測器節點，數字存算能極大減少資料傳送頻次，實現本地推論和決策。例如用於工業振動診斷、農業感測器或行動式心電分析貼片，這些裝置功耗要求在uW‑mW級別，通訊頻寬受限，與數字存內計算匹配度極高。

下游需求的爆發取決於軟體工具鏈成熟度和單晶片綜合成本（含封裝和PCB面積），但能效帶來的系統級總擁有成本（TCO）優勢已開始吸引早期客戶遷移。

8. 受益公司

以下列出在數字存算技術鏈中扮演關鍵角色的企業，僅基於公開資訊整理產業鏈版面配置，不構成任何投資或交易建議。

國際產業鏈

• 三星電子：HBM‑PIM領導者。於2021年推出首款整合AI引擎的HBM2‑PIM，2023年迭代到HBM3‑PIM，並宣佈將PIM技術擴充套件至LPDDR及更大規模記憶體（來源：三星官網）。同時擁有DRAM、代工和先進封裝業務，形成垂直整合。
• SK海力士：推出AiM加速器（基於GDDR6‑AiM），並參與存內計算聯盟。2023年在ISSCC展示其數字存內計算晶片，計劃與客戶共同推廣到超大規模資料中心（來源：SK海力士新聞室）。
• 英特爾：通過Foveros 3D封裝和基礎IP支援近存計算，Sapphire Rapids部分型號整合HBM2e來加速特定HPC負載，並在Habana Gaudi系列中探索近存資料流最佳化。其代工業務（Intel Foundry）為無晶圓存算公司提供可能。
• 台積電：作為關鍵製造與封裝夥伴，為數字存內計算原型和近存邏輯晶片提供6nm、5nm工藝及CoWoS/SoIC封裝。其3D Fabric聯盟生態包含儲存IP、EDA和設計服務商。
• 輝達/AMD：本身並未大力宣傳“存內計算”，但其HBM配置的GPU和Grace Hopper架構實則高度依賴近存大規模頻寬優勢。若未來HBM‑PIM普及，他們將直接受益於能效提升，且可通過NVLink/Infinity Fabric整合。
• Mythic、Syntiant（美國初創）：主攻模擬存內計算，但其創新也推動了主流市場對存內概念的認知，其部分IP在後續可能轉化為數字混合方案。（注：此兩家側重模擬域，在此列出僅作為外圍參照。）
• 其他：Microchip（子公司SST）提供嵌入式Flash的模擬存算IP；Apple在神經網路引擎中整合大容量SRAM，具有近存特徵但未明確標榜。

中國產業鏈

• 後摩智慧：主打基於SRAM的數字存內計算，2023年釋出鴻途H30晶片，面向邊緣與資料中心推論，INT8算力256 TOPS，功耗35 W（來源：後摩智慧官網）。已獲多輪融資。
• 知存科技：量產WTM2101（基於NOR Flash模擬存算），累計出貨數百萬顆；2024年釋出第二代存算一體視覺晶片，面向更復雜AI視覺任務（來源：知存科技公眾號）。其方案雖側重模擬，但其不斷拓展的軟體棧和生態為數字存算開啟市場提供參照。
• 億鑄科技：聚焦基於ReRAM的存算一體，尚在研發階段，但提出了數字/模擬混合架構構想（來源：億鑄科技採訪稿，2023年）。
• 華為海思、寒武紀：兩家AI晶片設計巨頭在各自架構中已包含大容量片上SRAM和高頻寬近存設計，但未單獨釋出存內計算產品。隨著技術演進，具備吸收存內計算IP的能力。
• 恆爍股份、東芯股份：NOR Flash/DRAM設計企業，分別探索在儲存器晶片中整合輕量級計算功能的可能性，目前處於研發或合作階段（公開資訊，2024年）。
• 阿里巴巴、百度、字節跳動：雲端運算廠商自研晶片（如含光、崑崙）也在關注近存方案，尤其在推薦系統推論場景存在引入存算加速單元的潛在動機，但無公開量產細節。

上述公司的進展、技術路線和所在環節形成了多元化的競爭與合作格局，將在“玩家對比”中進一步分析。

9. 市場規模

由於“數字存算 / 存內計算”覆蓋從儲存器內建邏輯到3D封裝的寬廣範圍，市場調研機構的口徑差異巨大，以下資料均標註來源、年份和覆蓋範圍，僅供參考。

• 據MarketsandMarkets於2023年釋出的報告《In‑Memory Computing Market》，全球存內計算（含近存與存內）市場規模在2023年約為4.5億美元，預計2028年增長至29.5億美元，年複合增長率（CAGR）約為45.5%。該統計口徑包含存內計算晶片及相應IP和服務。
• Yole Intelligence在《Memory for AI 2023》報告中指出，與AI相關的存算一體技術市場（包括HBM‑PIM和存內計算加速器）2022年體量尚小（低於5億美元），但到2028年有望達到40億美元，主要驅動力來自資料中心AI和邊緣視覺應用。
• 針對更廣泛的近存計算大類（含HBM本身），根據TrendForce資料，2023年全球HBM市場產值約20億美元，預計2024年達約60億美元，其中部分產品未來可能升級為HBM‑PIM，但純計算邏輯植入的佔比目前極低；以此反推，數字近存計算市場要在2025年後才能看到顯著的附加營收。
• 中國產業界亦有獨立估算。中國相關行業白皮書（2023）稱，中國存算一體晶片市場規模在2025年有望突破人民幣30億元，2030年可能達到人民幣200億元以上。由於口徑和統計方法不同，此預測的不確定性較高。

總的來說，數字存算仍是一個從“萌芽”向“早期增長”過渡的市場，各機構對“存算”的邊界定義（是否包含純HBM、是否包含學術晶片）尚未統一，讀者應謹慎解讀。但一致的趨勢是：鑑於AI推論能效壓力，該市場將在2025‑2030年間實現高速擴張，預計佔AI推論晶片整體市場中的份額由不足2%提升至10%‑15%（綜合多份報告推斷）。

10. 玩家對比

為直觀展示不同技術方向與產業化階段，以下從國際到國內，選擇具有代表性且已公開揭露技術引數的企業/產品進行對比，所有資料均源自官方釋出或權威學術會議，截至2025年初。

三星 (HBM-PIM)

• 技術路線：近存計算，基於DRAM bank內嵌FP16可程式設計計算單元。首代產品在HBM2中實現，第二代擴充套件至HBM3（來源：三星2023年釋出）。
• 算力/能效：單一HBM-PIM堆疊可提供約1 TFLOPS FP16算力，能效較傳統方案提升約2倍（內部測試，特定模型）。
• 量產狀態：HBM2-PIM已向部分客戶送樣，HBM3-PIM預計2024‑2025年量產；配套軟體棧支援PIM的編譯器和API。
• 目標場景：資料中心AI推論，與GPU搭配。

SK海力士 (AiM)

• 技術路線：GDDR6‑AiM，即在GDDR6晶片內整合數字MAC單元（4×4），兼具近存與存內計算特徵。
• 算力/能效：單顆GDDR6‑AiM晶片實現約20‑40 GOPS FP16，能效比相對於傳統方案提升最高可達4倍（SK海力士ISSCC 2023展示）。
• 量產狀態：2023年推出樣品，預計與超大規模客戶共同部署，具體量產時間未公佈。
• 場景：大型推薦模型、自然語言處理推論。

後摩智慧 (鴻途H30)

• 技術路線：數字存內計算，基於SRAM，12nm工藝。
• 算力/能效：INT8算力256 TOPS，功耗35 W，能效比約7.3 TOPS/W；FP16算力128 TFLOPS（來源：後摩智慧2023年產品釋出）。
• 量產狀態：2023年晶片回片並啟動客戶測試，2024年少量出貨，軟體工具鏈提供TVM編譯器適配。
• 場景：邊緣伺服器、智慧駕駛、資料中心推論。

知存科技 (WTM2101)

• 技術路線：模擬存內計算（NOR Flash），但在產業上常作為存算一體的先行量產代表而列出。其第二代WTM‑2轉向更高效能，包含部分數字輔助電路。
• 算力/能效：WTM2101在INT8下能效比宣稱最高15 TOPS/W，典型功耗低至µW級（來源：知存科技官網，2022年）。
• 量產狀態：2022年量產，截至2024年累計出貨超百萬顆。
• 場景：語音喚醒/命令、輕量級視覺，TWS耳機等。

億鑄科技 (研發中)

• 技術路線：基於ReRAM的存算一體，計劃採用數字‑模擬混合方式；目前停留在測試晶片階段。
• 公開引數：暫無商用產品的確切算力、能效資料。
• 量產狀態：公開資料未見產品量產時間。

輝達（Grace Hopper）

• 技術傾向：近存超級頻寬，通過NVLink‑C2C連線整合HBM3，並未做存內算術單元，但在晶片系統級實現了極低延遲和高頻寬（達到900 GB/s），這依賴於先進封裝與近存思想。
• 算力/能效：基於H100/H200的系統，能效指與存算對比並非直接競爭。可作為參考基線。
• 量產狀態：大批量出貨。

對比小結 從能效比角度看，專用數字存內計算晶片（如後摩鴻途H30）能提供7‑15 TOPS/W，是同時期GPU能效的數倍，但其絕對算力與通用性仍有差距。近存方案HBM‑PIM能與GPU共存，提高系統能效但無法獨立執行。量產規模上，三星與SK海力士憑藉儲存量產能力領先，而中國初創公司在特定邊緣AI市場已實現產品落地，但在資料中心存算一體化晶片上仍處於追趕階段。軟體棧的完備程度是各玩家差距的主因之一：三星/輝達擁有成熟的CUDA/ROCm生態延伸，而國內初創公司多采用開源TVM並建置自有中介軟體，生態建置需時日。

(注：以上對比不涉及任何對企業前景的預測，亦不構成投資建議。)

11. 風險

技術成熟度風險 數字存內計算的大規模商用仍然面臨設計複雜性、軟體生態不完善和良率控制等多重技術挑戰。尤其對於資料中心級晶片，要實現數百MB乃至GB級別片上SRAM並在此之上進行數字運算，晶片面積和成本急劇上升，導致單卡成本可能缺乏競爭力。同時，先進數字存算的編譯器需要由AI架構將計算圖直接對映到存算陣列的空間維度，傳統編譯器對此支援極為有限，目前多需要手動劃分與最佳化，易用性遠不如GPU。

商業化與市場接受度風險 下游客戶從熟悉的GPU/ASIC方案遷移到存算一體架構，需要進行軟硬體重新適配，並承擔技術路徑的不確定性。客戶教育成本極高，只有拿出明確的、可量化的TCO優勢（