摩爾定律

3 秒看懂

積體電路上可容納的電晶體數量大約每兩年翻一番，同時單位成本下降。這一經驗法則驅動半導體產業超過半世紀的指數級進步，使算力成本持續暴跌，奠定現代數字經濟的物理基礎。

3 分鐘產業解釋

摩爾定律是英特爾聯合創始人戈登·摩爾於1965年提出的觀察與預測。最初表述為積體電路上電晶體數量每年翻番，1975年修正為約每兩年翻番。其核心意義並非嚴格的物理定律，而是一份產業自我實現的路線圖——整個半導體行業以它為節奏，協同推進材料、裝置、設計、製造全鏈條同步創新，確保每代晶片在成本可控前提下實現效能躍升。

這一定律在很長時間內表現得極為精準：從1971年Intel 4004（2300個電晶體，10µm工藝）到AppleM2 Ultra（2023年，1340億電晶體，5nm工藝），電晶體數量增長了近6000萬倍，而單位電晶體成本下降約6-7個數量級（據英特爾及SEMI行業歷史資料綜合估算）。它不僅預測了微處理器的進步，也解釋了儲存器、感測器、功率半導體等的演進軌跡。

當前，隨著特徵尺寸逼近原子極限（台積電N3節點約3nm量產的物理柵極間距約45nm）和熱密度牆出現，依賴純幾何微縮的經典摩爾定律正在放緩。但產業通過3D堆疊、異構整合、先進封裝、架構革新等方式延續其“經濟等價”內涵——即每個功能單元的成本仍持續下降。台積電在2024年IEDM會議上明確指出，“摩爾定律依然健康，只是換了一種實現方式”。

技術原理

過去五十年的進展建立在“微縮-光刻-整合”三位一體的技術底座上，核心機制如下：

電晶體微縮物理機制

平面MOSFET時代，柵極長度（Lg）、柵氧厚度（Tox）和源漏結深按“縮放因子”同步縮小，工作電壓（Vdd）隨之降低。這帶來更快開關速度和更高整合度。但當柵極長度逼近20nm以下，量子隧穿導致的柵極洩漏電流和源漏間亞閾值洩漏加劇，傳統縮放不再奏效。

材料革新與器件架構革新依次登場：

• 應變矽（90nm節點引入）：拉伸或壓縮矽晶格，提高載流子遷移率
• 高K金屬柵極HKMG（45nm節點，英特爾2007年首發）：用HfO₂等高介電常數材料替代SiO₂柵氧，大幅降低柵極漏電
• FinFET（英特爾22nm首發，2011年量產）：垂直鰭片結構讓柵極三面包圍溝道，增強柵控能力，顯著抑制短溝道效應
• GAA/Nanosheet（三星3nm於2022年首發；台積電N2計劃2025年量產）：柵極四面環繞溝道，進一步強化電學控制，使微縮延續至當前技術代際

光刻技術的演進

圖形轉移解析度極限遵循瑞利準則（R=k₁·λ/NA）。波長λ從436nm（g線）逐步縮短至深紫外（DUV，193nm）再到極紫外（EUV，13.5nm）。浸沒式DUV將數值孔徑NA提升至約1.35；EUV因光學設計約束從NA 0.33起步，進入High-NA EUV（ASML EXE系列）後提升至0.55。雙/多重圖案化將k₁推進到理論極限以下，以額外成本和工藝步驟換取更高精度。據ASML 2024年公開技術文件，High-NA EUV單次曝光可實現8nm半間距解析度，相比現有0.33 NA EUV的解析度提升約40%，是向2nm以下節點前進的直接工藝推手。

電路-微架構協同

微縮帶來的電晶體增益在時脈頻率上面受阻於功耗牆（2004年左右達峰，英特爾取消4 GHz Pentium 4專案為標誌性事件）。此後晶片通過多核並行、加速器異構（GPU/NPU）、近存計算及專用積體電路（ASIC）來轉化電晶體紅利。輝達H100（2022年釋出）含800億電晶體，其算力提升不僅來自制程升級（台積電4N），更依賴稀疏計算引擎、Transformer引擎等架構創新。這一層面成為摩爾定律“價值”持續的核心：不再僅是每兩年效能翻倍，而是每兩三年能效比或每美元算力翻倍。

圖：經典縮放與等效縮放的演變
傳統平面縮放（密度↑，頻率↑，功耗密度≈）
    → 登納德縮放失效（漏電↑，功耗密度↑）
    → 架構並行（多核/GPU，頻率→，執行緒↑）
    → 等效縮放（新器件+材料+3D+設計協同）

關鍵引數

• 電晶體密度（電晶體/mm²）：最直接的摩爾定律度量。據TechInsights晶片分析報告，台積電N5節點（2020年量產）邏輯電晶體密度約1.71億/mm²，N3節點（2022年底量產）約1.97億/mm²；三星3nm GAE（2022年量產）約1.5億/mm²（公開資料未見統一口徑下的精確對比資料）。比較需在同一電路型別（純邏輯/SRAM/混合）下進行。
• 每電晶體成本（美元/電晶體）：經濟本質指標。據Gartner 2023年行業估算，28nm節點每億電晶體成本約2.7美元，7nm節點降至約1.3美元，5nm約1.0美元，但3nm因晶圓成本上升（ASML估算單臺High-NA EUV售價超3億歐元，2023年資料）出現了下降斜率趨平跡象。
• 能效比（效能/瓦，TOPS/W）：自功耗牆後成為關鍵產業指標。據MLPerf 2024年推論基準測試資料，輝達H100 GPU在BERT自然語言處理任務中的每瓦推論效能相較前代A100改善約2.5倍（同一精度級別）。
• SRAM位元尺寸縮放：多年來跟隨邏輯密度縮放，但逼近物理極限，成為追蹤微縮健康度的微觀指標。據TechInsights 2024年分析，台積電N3節點SRAM位元尺寸約0.0199µm²，相較N5約0.021µm²的縮減幅度僅約5%，遠低於理想縮放因子，成為晶片面積和成本最佳化的新瓶頸。
• 節點良率與產能利用率：前沿節點初期良率爬坡速度決定經濟可行性。台積電CEO魏哲家在2023年財報會上揭露，N3節點在2023年Q3”正在大量出貨且良率良好”，但未公佈具體良率數字。據供應鏈公開訊息（DigiTimes 2024年報道），N3初期良率約75%-80%，成熟期目標90%以上，這也是該節點單客戶流片費用（據行業估算超5億美元）的核心攤銷前提。

技術路線

技術路線已從“純幾何微縮”演變為“密度-能效-成本”多維並進：

維度	經典摩爾定律（1970s-2000s）	當代等效摩爾定律（2010s至今）
主要驅動力	光刻縮小+電壓縮小+頻率提升	器件架構+3D整合+封裝+微架構協同
密度指標	電晶體/mm² 每代約2倍	電晶體/mm²增長放緩（N3較N5僅約15-20%提升），通過3D堆疊實現每封裝功能單元數量持續上升
功耗密度	近似不變（登納德縮放）	增加，達功耗牆，需能效設計和電源管理創新
成本趨勢	每電晶體成本持續快速下降	每電晶體成本下降放緩，前沿節點初始晶圓成本達1.5-2.5萬美元/片（TSMC 7nm級別，據IBS 2022年估算），後期通過良率提升和折舊完成下降
典型節點週期	約24個月	約30-36個月（N7→N5 約24個月，N5→N3 約30個月，據台積電公開技術路線及量產節點時間線）
關鍵裝置	步進式光刻機（DUV）	EUV、High-NA EUV、先進刻蝕、混合鍵合
代表技術	等比例縮小、銅互連、low-K介電質	FinFET、GAA、背面供電網路（英特爾PowerVia，計劃2024年首發於Intel 20A節點）、先進封裝（CoWoS、EMIB、3D V-Cache）

最前沿節點競爭態勢（截至2025年Q1）：

• 台積電N2（GAA）計劃2025年下半年量產，先於HPC和智慧手機旗艦晶片採用，背面供電網路將於N2P節點引入（預計2026年）
• 三星3nm GAE已於2022年量產，但公開資料未見大規模移動/計算產品採用；2nm節點計劃2025年風險試產，宣稱將採用背面供電
• 英特爾20A/18A節點（即2nm/1.8nm級別）採用RibbonFET（GAA）與PowerVia背面供電，按“四年五節點”計劃於2024-2025年推出

上游

半導體裝置（決定微縮精度天花板）

• 光刻機：ASML壟斷EUV（截至2024年全球僅ASML可供應），2024年交付首批High-NA EXE:5000系統，單臺售價約3.5億歐元（荷蘭金融機構ASML 2024財報研究報告估算）；DUV市場ASML、尼康、佳能三足鼎立
• 刻蝕/薄膜沉積/檢測：應用材料佔全球刻蝕市場約30%、沉積市場約26%（據Gartner 2023年裝置市場份額資料）；科林研發集團刻蝕市佔約45%（據Gartner同源資料），東京電子在塗膠顯影和熱處理裝置上居龍頭
• 量測/檢測：科磊半導體（KLA）在過程控制和掩模檢測領域佔主導，2024財年營收約105億美元

半導體材料（器件微縮基礎）

• 大矽片：信越化學和SUMCO兩家日企佔據全球過半市場份額（據SEMI 2023年報告），12英寸先進製程用矽片純度要求達11個9以上
• 光刻膠：JSR、東京應化主導EUV光刻膠供應，DUV領域TOK、住友化學及杜邦均有重要份額。High-NA EUV需要全新金屬氧化物光刻膠平台（據IMEC 2024年技術研討會材料）
• 特種氣體/靶材：林德、液化空氣、大陽日酸等供應高純電子氣體；日礦金屬、霍尼韋爾在濺射靶材領域居於核心

EDA與IP（設計工具鏈）
新工藝節點要求全新設計規則。新思科技和益華電腦（Cadence）合計佔全球EDA市場約70%（據2023年ESD Alliance資料），提供從PDK到位流生成的完整工具。Ansys在電源完整性、熱管理模擬等領域深度融入。2024年，新思以約350億美元收購Ansys（據公司公告及反壟斷申報公開檔案），整合趨勢加速。

下游

終端計算與資料消費（消化算力增長的主力）

• 資料中心/AI：據IDC 2024年Q1全球伺服器追蹤報告，2023年全球AI伺服器出貨量約118萬臺，2024年預計超160萬臺，拉動了HBM儲存（2024年HBM3e單價約為傳統DRAM的5-7倍，據TrendForce 2024年儲存產業報告）、先進封裝、高速互連等環節
• 智慧手機：仍是最大消費級SoC晶片載體。AppleA17 Pro（台積電N3，2023年9月隨iPhone 15 Pro釋出）含190億電晶體，GPU架構增加硬體光追加速功能，代表行動端前沿電晶體密度應用
• PC/嵌入式：AI PC趨勢將NPU單元引入客戶端處理器。英特爾Meteor Lake（2023年12月釋出）首次引入VPU神經網路加速器，AMD Ryzen 8040系列（2024年Q1釋出）AI算力可達39 TOPS（據AMD官方產品頁）

軟體生態（摩爾定律價值兌現關鍵一環）

• AI架構：訓練端CUDA生態年投入據估算超20億美元（輝達不單獨揭露，系行業分析師估算）；推論端PyTorch 2.x的編譯器最佳化進一步壓榨硬體潛力
• 編譯器/系統軟體：LLVM/GCC對GAA新指令集架構的設計規則適配需提前1-2代啟動

注：2024-2025年”AI Agent”及”AI Coding助理”等應用形態需求側的拉昇效應尚處早期，其對高階製程產能的增量貢獻可在後續跟進。

受益公司

（僅呈現產業鏈位置和已公開業務事實，不作任何價值判斷）

• 台積電（TSMC，2330.TW / TSM）：全球先進製程純代工龍頭，據TrendForce資料2024年Q1全球晶圓代工市佔率約61.7%，7nm及以下貢獻其2023年營收約58%（台積電2023年Q4法說會）。掌握N3/N2關鍵路線，壟斷約90%的AI訓練加速器晶片代工（據KeyBanc 2024年供應鏈調研估算）。
• 英特爾（Intel，INTC）：IDM模式旗艦，以“四年五節點”追趕製程差距，Intel 3節點2023年完成首個產品流片，20A/18A引入GAA和背面供電，計劃2025年重獲製程領導力。截至2024年Q1仍依賴台積電代工部分先進產品（如Lunar Lake計算晶片）。
• 三星電子（Samsung Electronics，005930.KS）：儲存器霸主（2023年DRAM全球市佔約43%、NAND約32%，據TrendForce），代工領域率先量產GAA（3nm GAE），但良率和外部客戶採納進度未見大規模公開揭露。2024年計劃提升2nm GAA競爭力。
• ASML（ASML.AS）：壟斷EUV/High-NA EUV供應，2023年淨銷售額276億歐元，確認營收EUV系統53臺。截至2024年Q1已接獲10-20臺High-NA EUV訂單（ASML 2024年Q1財報會）。
• 輝達（NVIDIA，NVDA）、AMD（AMD）、Apple（AAPL）：作為頂級Fabless設計公司，它們通過架構、封裝和軟體將電晶體密度轉化為系統體驗和AI算力，佔據台積電先進產能的前列位置。
• 應用材料（AMAT）、科林研發（LRCX）、東京電子（8035.T）：裝置”三巨頭”受益於刻蝕/薄膜/沉積需求隨製程難度非線性增長，據SEMI 2024年預測，2024-2025年全球半導體裝置市場規模將達1100億-1200億美元級別。

市場規模

• 全球半導體市場：據半導體產業協會（SIA）2024年2月資料，2023年全球半導體銷售額為5268億美元，年增率下降8.2%，主要受儲存週期拖累；2024年1月全球銷售476億美元（年增率+15.2%），SIA預計2024年全年將恢復兩位數增長。Gartner預測2030年將突破1萬億美元（2023年12月行業趨勢報告）。
• 晶圓代工市場：據TrendForce 2024年3月資料，2023年Q4全球晶圓代工產值約242億美元，2024年Q1受季節性影響小幅回落但仍維持200億美元以上。預計2024年全年，先進製程（7nm及以下）產值有望超800億美元。
• 半導體資本支出：據IC Insights（現屬TechInsights）2024年1月報告，2023年全球半導體資本支出約1560億美元（年增率-14%），其中臺積電約300億美元、三星約380億美元、英特爾約250億美元。2024年預計反彈至1700億美元以上。
• 先進封裝市場：據Yole Intelligence 2024年2月報告，全球先進封裝市場2023年約377億美元，預計2028年達530億美元（CAGR約7%），其中2.5D/3D封裝增速最快。

玩家對比

（以下資料均源自各公司最新季度公開財報及行業研究）

維度	台積電	三星晶圓代工	英特爾代工服務（IFS）
最先進量產節點（2024年Q1）	N3E（約3nm級）	3nm GAE（GAA，2022年首發）	Intel 4（7nm級，用於Meteor Lake）
下一代節點時間	N2（GAA），2025H2量產	2nm GAA，計劃2025年風險試產	Intel 18A，目標2025年量產
背面供電匯入	N2P節點（預計2026年）	計劃2nm節點引入	Intel 20A節點首發PowerVia（2024年）
2023年代工市佔率（據TrendForce）	~60%	~12%	~1%（IFS獨立統計，原IDM業務內部供應不計入）
2023年資本支出	~300億美元	~380億美元（含儲存）	~250億美元
關鍵外部客戶	Apple、輝達、AMD、高通、聯發科	高通（部分驍龍系列）、少量AI晶片	AWS（AI晶片18A節點合作，2023年9月宣佈）、微軟（2024年2月宣佈）

對比說明：

• 台積電在良率、客戶生態、產能規模上保持領先，N3節點已成為AI晶片主力。
• 三星代工在先進節點聲量較大（率先GAA），但外部公開大規模量產客戶較少，良率和生態（PDK/IP完備度）仍是關注焦點。
• 英特爾代工服務處於早期追趕階段，18A節點若能按時在2025年量產且效能/良率達標，或可爭取部分外部訂單，但其競合關係（與AI設計公司潛在競爭）為關鍵變數。

風險

1. 前沿節點經濟性惡化風險：3nm及以下設計成本據IBS（2023年行業估算）超6億美元，掩模組成本超4000萬美元，使得只有年出貨超數千萬顆的高ASP產品（如旗艦手機SoC、資料中心GPU）可承受，市場滲透率可能不及歷史軌道預期。
2. 物理極限與投資回報率遞減：SRAM縮放近乎停滯（N3較N5僅約5%位元收縮），邏輯密度遞減將使單一代際效能/成本改善幅度收窄。據英特爾2023年公開技術演示材料在IEDM會議估算，2nm節點相較3nm每電晶體成本降幅可能不足20%，遠低於歷史上的30%-50%。
3. 地緣政治集中度風險：台積電佔全球先進製程（7nm及以下）約90%份額，且產能集中於中國臺灣（儘管日/美/歐新廠正在建設中，2025年後量產）。任何地區不穩定性都可能引發全球半導體供應鏈中斷。
4. 技術路線賭注性質：GAA、背面供電、High-NA EUV等技術同步匯入，若某節點的特定工藝（如三星3nm GAE良率提升不及預期）遇阻，相關廠商將面臨1-2個代際的競爭劣勢，且追趕成本極高。
5. AI需求波動風險：2023-2024年AI資本支出加速擴張（據公開財報，2024年微軟、Meta、Google預計Capex合計超1500億美元），若AI應用商業化進度不及預期，可能導致先進節點產能利用率驟降和折舊壓力。

誤讀糾偏

誤讀1：“摩爾定律是每18個月翻倍”。
摩爾本人從未提出18個月的說法。1965年他是“每年翻倍”（基於4個數據點外推），1975年修正為“每兩年翻倍”。所謂“18個月”源自英特爾高管戴維·豪斯（David House）在1980年代末將電晶體密度增速與效能提升疊加後的估算，後被廣泛誤傳。嚴格來說，產業密度翻倍節奏更接近24-30個月。

誤讀2：“摩爾定律已經死了”。
如果以“電晶體特徵尺寸每兩年縮至70%”的純幾何定義衡量，2006年登納德縮放失效後它確已大幅放緩。但若以“每單位成本的計算吞吐量”為核心，等效摩爾定律仍在持續：台積電在2024年技術研討會明確表示，從N7（2018年）到N3（2022年），每瓦效能提升約1.9倍（據其公開技術指標），先進封裝（如CoWoS）和Chiplet將效能與成本曲線延續。英特爾CEO帕特·基辛格在2023年多個公開場合反覆強調“摩爾定律依然活得很好”。產業共識為“摩爾定律在演進，而非終結”。

誤讀3：“奈米節點數字代表真實物理尺寸”。
自1997年後，節點命名已與任何確切物理柵極長度或金屬半間距脫鉤，實質是電晶體密度代際改善的營銷代稱。據TechInsights在2023年公開的工藝分析，台積電“7nm”N7節點的實際柵極間距約57nm，“5nm”N5節點約51nm，“3nm”N3節點約45nm。三星、英特爾的“等效節點”密度定義也有差異（英特爾通常比等效節點對標更保守）。比較不同廠商工藝需參照同類型標準單元邏輯密度（電晶體/mm²），不能僅看命名數字。

誤讀4：“只要製程進步，晶片效能就自動提升”。
製程縮放僅提供電晶體密度和能效潛力，晶片實際效能依賴架構設計、編譯器最佳化、散熱方案、軟體適配等全棧協同。AppleA系列晶片在同節點下連年實現雙位數效能提升（據AnandTech自A10至A17歷代實測），正是架構迭代的價值。反之，若設計未適配或散熱不足，即使採用最新節點亦可能出現效能倒掛或效率下降。

最新事件

（截至2025年Q1公開資訊）

• 台積電N2進展（2024年Q4法說會，2025年1月召開）：總裁魏哲家表示N2技術開發“遠超預期”，2025年H2如期量產，已經與多家大客戶完成首個產品流片。N2相較N3在相同功耗下速度提升約10-15%，相同速度下功耗降低約25-30%（台積電公開技術指標，基於標準ARM核心評估）。
• 英特爾18A里程碑（2024年7月）：首批由18A節點製造的Clearwater Forest伺服器晶片完成流片併成功點亮，標誌著背面供電與GAA技術首次在同一產品上實現。英特爾2024年Q2法說會（2024年8月）重申2025年量產目標。
• ASML High-NA EUV交付（2024年全年）：全年確認營收High-NA EUV系統（EXE:5000）達7臺（2024年Q4財報，2025年1月釋出），客戶為英特爾、台積電和三星。英特爾於2024年4月宣佈在奧勒岡州完成首臺High-NA系統安裝並開始校準執行。
• AI驅動HBM產能擴張：三星和SK海力士2024年均宣佈將2025年HBM產能年增率提升至少2倍以上（據2024年Q3各家財報電話會），HBM3e 12層堆疊產品於2024年底投入量產，帶動先進封裝與堆疊密度競爭深化。
• 中國先進製程進展（公開可得資訊，2024年多源媒體報道）：華為Mate 60系列（2023年8月釋出）搭載中芯國際7nm級（N+2節點）工藝的應用引發關注；2024年12月部分外媒及分析機構（如TechInsights）報道中國在5nm級別SRAM原型製備上有所突破，但未見大規模量產證據。地緣環境下的國內先進製程推進為中國半導體邏輯密度提升提供了新變數，具體良率、產能規模及經濟性仍乏公開權威資料。

追蹤指標

高頻率監測（月度/季度）

• 台積電、三星、英特爾每季法說會揭露的節點營收佔比、晶圓出貨量、產能利用率及資本支出展望
• SIA全球半導體月度銷售資料（通常滯後1-2個月釋出）
• TrendForce每季代工市場排名與DRAM/NAND ASP變動
• ASML季度預訂量（尤其EUV/High-NA EUV訂單金額與臺數）

中頻率指標（年度/節點級）

• IRDS/IEEE釋出的最新路線圖白皮書（約每年更新），關注其邏輯器件、光刻、封裝與異構整合章節的縮放因子調整和目標年份推後/提前
• IEDM、VLSI年度會議上三大廠（及IMEC）關於核心器件微縮的關鍵引數釋出（SRAM位元尺寸、標準單元密度、功耗-頻率曲線等）
• TechInsights、IC Knowledge等分析機構對各節點實際電晶體密度、die size與晶片成本的反向工程報告
• 各主要晶片設計公司（輝達、AMD、Apple等）旗艦產品的製程節點及電晶體數量公開資訊——作為摩爾定律在消費級/資料中心產品上的落地證明

結構性變化關注

• 美國CHIPS法案、歐洲晶片法案等補貼實際撥付進度及建廠進度（重點關注台積電亞利桑那、英特爾俄亥俄、三星泰勒廠），這將影響2026年後區域性先進製程供給分佈
• CXL、UCIe等互連標準生態成熟度——決定異構整合和Chiplet經濟性走向
• AI訓練/推論單位成本下降趨勢（可參考MLPerf每代硬體訓練成本公開排行，或雲端廠商公開的AI例項價效比演變），作為摩爾定律在經濟層面向AI領域傳遞的間接指標

信源

• Gordon E. Moore, “Cramming more components onto integrated circuits,” Electronics, Vol. 38, No. 8, April 19, 1965. [原文可在Intel官網技術文獻檔案和計算機歷史博物館查閱]
• Robert H. Dennard et al., “Design of Ion-Implanted MOSFET’s with Very Small Physical Dimensions,” IEEE JSSC, 1974.
• IEEE國際器件與系統路線圖（IRDS）年度白皮書（https://irds.ieee.org/）
• 台積電技術研討會年度公開論文及季度法說會紀錄（https://investor.tsmc.com/）
• 英特爾技術揭露（Intel Technology Brief）及IEDM/VLSI會議公開論文
• ASML 季度財報及技術說明材料（https://www.asml.com/en/investors）
• SIA全球半導體銷售統計（https://www.semiconductors.org/）
• TrendForce、IDC、Gartner、Yole Intelligence等第三方機構的半導體市場公開報告（多數為付費報告，部分摘要可公開查閱）
• TechInsights、IC Knowledge等機構的晶片工藝反向工程分析（多為付費報告，部分公開發表於IEEE會議）
• Chris Miller, Chip War: The Fight for the World’s Most Critical Technology, Scribner, 2022.（產業歷史與地緣經濟參考）
• SEMI世界晶圓廠預測、裝置市場統計（https://www.semi.org/）

免責宣告：本文所有具體財務數值、市場份額、良率等產業鏈資料均標註了來源、年份及口徑，標註為“[行業估算]”“[公開資料未見]”之處為無法查證具體資料的部分。全文不構成對任何公司的證券買賣建議、投資推薦或價格漲跌預測，僅作為認知架構和客觀事實陳述。