應變矽（Strained Silicon）
3 秒看懂
應變矽是通過機械拉伸或壓縮矽晶格來改變能帶結構、降低載流子有效質量，從而在不縮小電晶體尺寸的前提下顯著提升電子/空穴遷移率的半導體工藝技術。它是從 90nm 時代到 FinFET 時代，代工廠”擠效能”的核心手段之一。
一句話類比：把矽原子之間的”跑道”拉寬，電子跑得更快。
3 分鐘產業解釋
為什麼重要？
在摩爾定律推進過程中，單純靠縮小柵極長度來獲得性能提升的方式從 130nm 節點開始遇到瓶頸——短溝道效應加劇、漏電增加。產業界需要一種**不依賴尺寸微縮就能提升電晶體驅動電流（Ion）**的方法。應變矽技術正是在這一背景下應運而生，它與 High-k/Metal Gate、FinFET 並列為近二十年電晶體三大結構性創新之一。
產業定位
應變矽屬於**前道工藝（Front-End-of-Line, FEOL）**中的”應力工程（Stress Engineering）“範疇，貫穿：
- 邏輯代工：TSMC、Intel、Samsung Foundry 在 90nm～5nm 各節點中廣泛使用
- 成熟製程：28nm/40nm/65nm 等節點中仍是提升效能的關鍵變數
- 特色工藝：RF-SOI、部分功率器件中也有應力工程的變體應用
經濟價值
應變矽技術帶來的遷移率提升（電子遷移率可提升約 1.5～2 倍 [學術文獻共識，具體因工藝而異]）意味著：在同等功耗下獲得更高頻率，或在同等頻率下降低功耗。對於一片晶圓上的數億電晶體而言，這一”免費午餐”級別的效能增益直接轉化為產品競爭力。
15 分鐘專家深入
核心物理原理簡述
矽是間接帶隙半導體，其導帶底有六個等價谷（valley）。當對矽施加單軸拉伸應力時：
- 導帶簡併解除：原本等價的六穀分裂為兩組（沿應力方向的低能谷 + 垂直方向的高能谷），電子優先佔據低能谷
- 散射減少：佔據低能谷的電子與聲子散射的態密度降低
- 有效質量降低：沿應力方向的縱向有效質量（m_l）對應的谷被抑制，電子更多處於橫向有效質量（m_t）更小的谷中
綜合效果：電子遷移率顯著提升。
對於空穴（PMOS），施加壓應力可以打破價帶的輕/重空穴簡併，使有效質量更小的輕空穴態被優先佔據，空穴遷移率同樣提升。
關鍵技術實現方式
應變矽的實現可分為**全域性應變（Global/ Biaxial Strain）和區域性應變（Local/ Uniaxial Strain）**兩大類：
| 維度 | 全域性應變 | 區域性應變 |
|---|---|---|
| 代表方案 | SiGe弛豫緩衝層上生長應變矽（sSOI/SOSiGe） | 嵌入式SiGe源漏（e-SiGe）、應力薄膜（DSL）、應力記憶技術（SMT） |
| 應變型別 | 雙軸拉伸 | 單軸壓應力（e-SiGe PMOS）或單軸拉應力（SMT NMOS） |
| 應變大小 | 典型約 0.8%～1.2% 晶格失配 [取決於Ge含量，學術文獻] | 區域性應變數更大，可達 1 GPa 以上等效應力 [器件模擬估算] |
| 工藝複雜度 | 需要外延生長弛豫SiGe緩衝層，成本較高 | 在標準CMOS流程中加入額外外延/沉積步驟，相容性更好 |
| 產業地位 | 早期研發重點，FD-SOI（如GlobalFoundries 22FDX）使用 | 90nm以來主流方案，至今仍廣泛使用 |
最關鍵的幾種區域性應變技術
1. 嵌入式 SiGe（Embedded SiGe / e-SiGe）——PMOS 專用
在PMOS電晶體的源極和漏極區域選擇性外延生長富鍺矽（Si₁₋ₓGeₓ，x 通常在 0.15～0.40 之間，具體比例各節點不同）。由於 Ge 原子比 Si 大，SiGe 的晶格常數大於 Si，在源漏區”撐開”溝道區，對溝道施加單軸壓應力。
柵極 (Gate)
┌───────────┐
│ 柵介質層 │
───┤ ├─── ← 溝道區（被壓應力作用）
SiGe│ │SiGe ← 嵌入式SiGe源/漏
│ │ 晶格常數更大，"撐開"溝道
───┴───────────┴─
Si 襯底關鍵引數：Ge 含量越高，應力越大，但晶格缺陷風險也越高；外延選擇性（只在Si上生長，不在介質上生長）是工藝難點。
2. 雙應力薄膜（Dual Stress Liner / DSL）——NMOS + PMOS 分別處理
在電晶體柵極上方覆蓋應力薄膜（通常是氮化矽 SiN）：
- NMOS：覆蓋拉應力氮化矽薄膜（tensile SiN）
- PMOS：覆蓋壓應力氮化矽薄膜（compressive SiN）
利用兩種薄膜的交界處”應力近鄰效應（Proximity Effect）“，進一步增強溝道應力。
3. 應力記憶技術（Stress Memorization Technique / SMT）——NMOS 專用
工藝流程：在多晶矽柵極上方沉積一層拉應力氮化矽 → 高溫退火 → 移除氮化矽層。雖然薄膜被移除，但退火過程中在多晶矽柵極內部”記憶”了應力狀態，從而對下方溝道保持拉應力效果。
4. CESL（Contact Etch Stop Layer）
刻蝕停止層本身帶有應力，可作為應力施加源之一，與DSL原理類似但位於更接近接觸孔的位置。
應力疊加與版圖敏感性
現代先進節點中，上述多種應力技術同時使用，且相互疊加。此外，應力量化還強烈依賴版圖幾何——電晶體的有源區（OD）寬度、柵極間距（poly pitch）、鄰近結構的距離都會影響實際施加在溝道上的應力分佈。這使得 SPICE 模型中的應力效應建模變得極為複雜，需要考慮”應力近鄰效應”的長程耦合。
技術原理（深入機制與關鍵引數）
能帶結構變化——定量理解
矽的導帶底位於 Δ 谷（沿 <100> 方向，約在布里淵區 X 點的 85% 處）。未受應力時，6 個等價 Δ 谷能量相同。
施加沿 110 方向的單軸拉應力（與現代 CMOS 電晶體溝道方向一致）後：
無應力狀態（6谷簡併）：
┌─────┐ ┌─────┐ ┌─────┐
│ Δ2 │ │ Δ4 │ │ Δ4 │ (所有谷等價)
└─────┘ └─────┘ └─────┘
Ec = 0 (參考)
有 [110] 單軸拉應力後（簡併解除）：
┌─────┐
│ Δ2 │ ← 低能谷（2個），有效質量小，電子優先佔據
└─────┘
Ec = -δE (能量降低)
┌─────┐
│ Δ4 │ ← 高能谷（4個），被抑制
└─────┘
Ec = +δE (能量升高)
δE 正比於應力大小和形變勢常數（deformation potential）- Δ2 谷：橫向有效質量 m*_t ≈ 0.19 m₀ [實驗值]
- Δ4 谷：縱向有效質量 m*_l ≈ 0.92 m₀ [實驗值]
當應力使電子從 Δ4 轉移到 Δ2 時，輸運有效質量降低約 4～5 倍（在垂直於應力方向上），這是遷移率提升的主要物理來源之一。
遷移率提升的經驗模型
對於單軸應力，遷移率提升可近似表示為（基於壓阻效應，小應力近似）：
μ/μ₀ = 1/(1 + Π·σ) ≈ 1 - Π·σ
其中：
μ₀ = 無應力遷移率
Π = 壓阻係數（piezoresistance coefficient）
σ = 溝道應力（單位 Pa，拉應力為正，壓應力為負）
對於矽 <110> 方向：
NMOS: Π_e ≈ -31 × 10⁻¹¹ Pa⁻¹ （拉應力提升電子遷移率）
PMOS: Π_h ≈ +72 × 10⁻¹¹ Pa⁻¹ （壓應力提升空穴遷移率）
[來源: C.S. Smith, Physical Review, 1954 — 經典壓阻係數文獻]注：上述壓阻係數是在低應力、室溫下的體矽值。在奈米級器件中，由於量子限制效應和高場效應，實際遷移率增益需要修正，且與應力大小不呈嚴格線性關係。
關鍵材料引數
| 引數 | 數值/範圍 | 說明 |
|---|---|---|
| Si 晶格常數 | 5.431 Å [晶體學標準值] | 參考基準 |
| Ge 晶格常數 | 5.658 Å [晶體學標準值] | 比 Si 大約 4.2% |
| Si₁₋ₓGeₓ 晶格常數 | 5.431 + 0.2x + 0.027x² (Å) [Vegard定律修正] | x = Ge 摩爾分數 |
| e-SiGe 典型 Ge 含量 | 15%～40% [各代工藝不同，估算範圍] | 含量越高應力越大，但缺陷風險增加 |
| 雙軸應變矽拉伸量 | ~0.8%～1.2% [取決於Ge緩衝層含量] | 對應約 0.8～1.4 GPa 等效應力 |
| NMOS 遷移率提升 | ~30%～100% [各節點報告值差異大] | 取決於應力技術和器件結構 |
| PMOS 遷移率提升 | ~50%～200% [e-SiGe效果顯著] | e-SiGe 對 PMOS 提升尤為顯著 |
注：上述遷移率提升範圍為綜合各代工藝節點文獻的估算區間，具體數值因工藝世代、測試條件而異。
技術演進史
時間線 (關鍵節點)：
1954 C.S. Smith 發表矽壓阻效應經典論文
│ （奠定了應變矽的物理基礎）
▼
1990s 學術界研究 SiGe/Si 異質結
│ IBM、AT&T Bell Labs 等在應變矽物理方面積累大量成果
▼
2002 IBM 宣佈在 130nm 節點引入 "strained silicon"
│ （採用SiGe弛豫緩衝層的全域性應變方案）
▼
2003 Intel 在 90nm 節點（Prescott/Pentium 4）
│ 引入 "Strained Silicon" 技術（未確認具體方案組合）
▼
2004 IBM 提出嵌入式 SiGe (e-SiGe) 用於 90nm PMOS
│ 此後成為行業標準方案
▼
2005 Intel 65nm 節點引入 DSL（雙應力薄膜）
│ NMOS 用拉應力 SiN，PMOS 用壓應力 SiN
▼
2007 Intel 45nm 節點
│ 應變矽 + High-k/Metal Gate 協同最佳化
▼
2009 Intel 32nm 節點
│ 二代 High-k MG + 改進應力方案
▼
2011 Intel 22nm → FinFET 時代
│ FinFET 結構本身引入新的應力機制：
│ - 側壁應力（sidewall stress）
│ - SiGe Fin 用於 PMOS（Intel 14nm, 2014）
▼
2014 Intel 14nm (Broadwell)
│ 首次在 FinFET 中使用 SiGe 作為 PMOS 溝道材料
│ （Ge含量約25%～30% [供應鏈估算]）
▼
2015+ TSMC 16nm/10nm/7nm
│ 各代FinFET中持續最佳化應力工程
│ 應力技術仍與Fin形狀、高k層厚度協同設計
▼
2021+ GAA/奈米片時代 (Samsung 3nm, Intel 20A/18A)
│ 奈米片結構帶來新的應力工程挑戰與機遇
│ - 奈米片堆疊中的應變弛豫
│ - PMOS 可能採用 Ge/SiGe 奈米片
▼
未來 CFET（互補FET）堆疊結構
應力工程將在垂直堆疊中面臨新維度的挑戰各世代應力方案彙總（估算，未逐一核實）
| 工藝節點 | 應力方案代表 | 說明 |
|---|---|---|
| 90nm | e-SiGe (PMOS) + 全域性應變矽 | Intel/IBM 首次量產引入 |
| 65nm | e-SiGe + DSL + SMT | 多種方案疊加 |
| 45nm | e-SiGe + DSL + SMT + HKMG | 應變矽與 High-k MG 協同 |
| 32nm | 改進版上述方案 | FinFET 前最後一代平面 |
| 22nm/14nm (FinFET) | e-SiGe Fin + 應力薄膜 | Fin 形狀本身提供額外應力自由度 |
| 10nm/7nm/5nm | SiGe PMOS Fin + 高 Ge 含量 | Ge 含量逐步提升 [供應鏈估算] |
| 3nm GAA | SiGe/Ge PMOS nanosheet | 新結構，應力機制再變化 |
技術路線對比
不同應力增強技術的對比
| 技術方案 | 目標器件 | 應力型別 | 遷移率提升（估算） | 工藝相容性 | 主要侷限 |
|---|---|---|---|---|---|
| 全域性應變矽 (sSOI) | NMOS+PMOS | 雙軸拉伸 | NMOS: ~50-80% [文獻值] | 需特殊襯底，成本高 | 襯底成本；PMOS受益有限 |
| 嵌入式 SiGe (e-SiGe) | PMOS | 單軸壓應力 | PMOS: ~80-200% [文獻/估算] | 與標準CMOS相容 | 缺陷控制；Ge含量上限 |
| 雙應力薄膜 (DSL) | NMOS+PMOS | 單軸拉/壓 | NMOS: ~15-25%；PMOS: ~15-30% [估算] | 工藝簡單 | 效果受薄膜厚度和間距限制 |
| SMT | NMOS | 單軸拉應力 | NMOS: ~10-20% [估算] | 額外步驟少 | 僅NMOS受益 |
| SiGe 溝道 (FinFET/GAA) | PMOS | 內建應變+遷移率增強 | PMOS: ~200-300%+ [估算] | 需要異質外延 | 缺陷控制；與NMOS Fin整合複雜度 |
注：遷移率提升數值為綜合各文獻和行業報告的估算區間，因測量條件（低場/高場、室溫/低溫）和器件結構差異，實際值可能偏差較大。
應變矽 vs. 其他遷移率增強方案
| 方案 | 原理 | 成熟度 | 產業應用 |
|---|---|---|---|
| 應變矽 | 機械應力改變能帶 | 高（量產20+年） | 全行業標配 |
| 高遷移率溝道材料 | InGaAs (NMOS), Ge/SiGe (PMOS) | 中（研發/有限量產） | Intel 在研究；部分用於PMOS |
| 量子井結構 | 二維電子氣限制 | 低（特殊應用） | HEMT 等化合物半導體 |
| SOI 襯底 | 減少寄生電容、改善短溝道 | 高 | FD-SOI 特色工藝 |
上下游
上游——關鍵材料與裝置
材料鏈：
鍺（Ge）原料 ──→ SiGe 靶材/氣體（GeH₄）
│
矽片（300mm SOI/體矽）──┤
▼
選擇性外延生長（SEG）裝置
│
應力氮化矽薄膜（PECVD/LPCVD）
│
刻蝕裝置（定義OD/Fin形狀）
▼
[進入標準CMOS流程]關鍵裝置供應商：
- 外延裝置：Applied Materials（Centura系列）、ASM International、Tokyo Electron（TEL）——選擇性外延生長 SiGe 是 e-SiGe 的核心工藝步驟
- 薄膜沉積裝置：Applied Materials、Lam Research、ASM——用於沉積應力 SiN 薄膜
- 刻蝕裝置：Lam Research、TEL、Applied Materials——用於定義源漏凹槽和側壁
關鍵材料：
- 鍺烷（GeH₄）：SiGe 外延的 Ge 源氣體
- 矽烷/二氯矽烷：Si 源氣體
- 應力氮化矽前驅體：SiH₄ + NH₃ 或 SiH₂Cl₂ + NH₃，通過工藝引數調控薄膜應力
中游——代工廠工藝整合
應力工程不是獨立工藝模組，而是與整個電晶體工藝流程深度耦合：
簡化工藝流程（以平面PMOS e-SiGe為例）：
① 淺溝隔離（STI）形成
② 柵極堆疊形成（多晶矽/High-k MG）
③ 輕摻雜漏（LDD）注入
④ 側壁間隔層（Spacer）形成
⑤ 源漏凹槽刻蝕（Recess Etch）
⑥ ★ 嵌入式 SiGe 選擇性外延生長（關鍵應變步驟）
⑦ 源漏注入 + 啟用退火
⑧ ★ 應力薄膜沉積（DSL/SiN liner）
⑨ 矽化物（Silicide）形成
⑩ 接觸孔 + 後道互連下游——受益終端
應變矽技術改善的是電晶體基礎效能，因此所有使用先進邏輯晶片的終端產品都是間接受益者：
- 智慧手機 SoC（Apple A系列、Qualcomm Snapdragon）
- 資料中心 CPU/GPU（Intel Xeon、NVIDIA GPU）
- AI 加速器（NVIDIA H100、Google TPU）
- 5G 基帶、自動駕駛晶片等
關鍵指標
| 指標 | 說明 | 量級/範圍 |
|---|---|---|
| 電子遷移率提升（NMOS） | 相對無應變矽基線 | 30%～100% [綜合估算] |
| 空穴遷移率提升（PMOS） | e-SiGe方案效果最顯著 | 50%～200% [綜合估算] |
| 溝道應力等效值 | 單軸應力大小 | 0.5～2 GPa [器件模擬估算] |
| Ge含量（e-SiGe） | Si₁₋ₓGeₓ 中 x 值 | 15%～40% [各節點不同] |
| 應變矽層厚度 | sSOI上的應變Si層 | 約 10～20 nm [估算] |
| 對 Ion 的貢獻 | 驅動電流提升 | 約 10%～40% [綜合估算] |
| 對 Idsat 的貢獻 | 飽和漏電流提升 | 與 Ion 提升量級類似 |
| 外延溫度 | SiGe SEG工藝 | 約 500～700°C [估算] |
| 應力薄膜厚度 | SiN liner | 約 30～80 nm [估算] |
重要說明：上述數值範圍均為綜合多篇學術文獻和行業技術報告的估算值，具體因工藝世代、測試條件、器件結構不同而差異顯著。各代工廠的具體工藝引數為商業機密，不會公開揭露。
供需與市場資料
市場定位
應變矽不是獨立的市場品類，而是先進邏輯工藝中的一個工藝模組/技術模組。它不單獨出售，而是內嵌在代工服務中。因此不存在獨立的”應變矽市場規模”資料。
但從產業鏈視角，可以關注以下關聯市場：
| 相關市場 | 規模（估算） | 與應變矽的關係 |
|---|---|---|
| 全球半導體裝置市場 | ~1000億美元/年 [行業報告，2023-2024估算] | 外延裝置和薄膜沉積裝置是應力工程的直接採購需求 |
| 外延裝置市場 | 數十億美元/年 [估算] | e-SiGe 外延為核心需求 |
| 鍺（Ge）材料市場 | 小眾市場，噸級 [估算] | GeH₄等Ge化合物為關鍵前驅體 |
| 先進製程代工市場 | 數百億美元/年 [估算] | 應力工程是先進製程的標配 |
需求驅動
- 先進製程產能擴張：TSMC/Intel/Samsung 新建 Fab 的裝置採購中，外延裝置為必採品類
- GAA 轉型：奈米片結構可能需要新的應力方案，推動裝置和工藝研發投資
- 成熟製程效能最佳化：28nm/40nm 等節點在汽車電子、IoT 領域需求穩定，應力方案仍在使用
代表公司與資本對映
裝置端（最直接受益）
| 公司 | 與應變矽的關聯 | 上市程式碼 | 備註 |
|---|---|---|---|
| Applied Materials (AMAT) | 選擇性外延裝置（Centura系列）、CVD薄膜裝置、刻蝕裝置 | AMAT (NASDAQ) | 應力工程裝置的最全面供應商之一 |
| ASM International | 量產級外延裝置（用於SiGe SEG） | ASM (AMS) | 在ALD/外延領域有很強地位 |
| Tokyo Electron (TEL) | 外延裝置、CVD裝置、刻蝕裝置 | 8035 (TSE) | 日系裝置龍頭 |
| Lam Research (LRCX) | 刻蝕裝置、CVD裝置 | LRCX (NASDAQ) | 刻蝕和薄膜沉積裝置主要供應商 |
材料端
| 公司 | 關聯 | 備註 |
|---|---|---|
| Ge 原料/化合物供應商 | GeH₄ 等前驅體 | 市場較集中，部分由裝置廠商配套供應 |
| 特種氣體公司 | 含Ge前驅氣體 | 如 Entegris 等 |
代工廠（技術使用者）
| 公司 | 程式碼 | 應力工程應用 |
|---|---|---|
| TSMC | TSM / 2330.TW | 各代FinFET工藝廣泛使用 |
| Intel | INTC | 90nm首推應變矽；FinFET中使用SiGe Fin |
| Samsung Foundry | 005930.KS | FinFET/GAA中均使用 |
投資邏輯
核心觀點
-
應變矽是”隱性”但不可或缺的技術壁壘——不會出現在任何產品規格書上，但沒有它，電晶體效能將倒退一個代際。這意味著掌握應力工程最佳化能力的代工廠具有持久的技術護城河。
-
裝置端確定性最高——無論採用何種應力方案，外延裝置和應力薄膜沉積裝置都是剛需。AMAT、ASM International 等在先進製程擴張週期中直接受益。
-
GAA 轉型帶來新增裝置需求——奈米片結構的應力工程與 FinFET 有所不同（如奈米片釋放後的應變弛豫、SiGe 奈米片的 Ge 擴散控制），可能催生對新工藝裝置的需求或現有裝置的升級換代。
-
成熟製程的”存量”價值——28nm～65nm 節點仍在大量生產，e-SiGe 等應力方案在這些產線上持續執行，對應穩定的耗材和維護需求。
風險提示
- 應變矽不是獨立投資主題，需放在整個半導體裝置/代工投資架構中考慮
- 遷移率提升的邊際收益在先進節點遞減（應力技術已較成熟，進一步大幅提升空間有限）
- 新材料（如 III-V 族化合物）可能在更遠期部分替代應變矽方案，但短期內不會
常見誤讀糾偏
❌ 誤讀一：“應變矽 = SOI 襯底”
糾偏：這是最常見的混淆。SOI（Silicon-on-Insulator）是一種襯底技術，通過埋氧層（BOX）隔離電晶體與襯底，減少寄生電容和漏電。而應變矽是一種應力工程技術，兩者是正交概念。雖然存在 sSOI（strained SOI，應變矽 SOI）這種組合襯底，但它只是應變矽的眾多實現方式之一。在主流代工廠中，區域性應變技術（e-SiGe、DSL等）遠比全域性應變矽/SOI 襯底應用更廣泛。
❌ 誤讀二：“進入 FinFET/GAA 時代後，應變矽就不重要了”
糾偏：恰恰相反。FinFET 時代不僅沒有放棄應力工程，反而將其推到了新高度。Intel 在 14nm 首次使用 SiGe 作為 PMOS Fin 材料（而非純 Si），這本身就是應變矽理念在三維結構中的演進。在 GAA/奈米片時代，SiGe 奈米片的應用更是進一步深化。應力工程的實現形式在變化（從平面到三維），但核心理念——利用應力增強遷移率——始終是電晶體設計的基石之一。
❌ 誤讀三：“應變矽可以無限提升效能”
糾偏：應變矽的效能增益存在邊際遞減效應。隨著應力技術的不斷疊加和最佳化，額外應力帶來的邊際遷移率提升越來越小。此外，在極高應力下，晶格缺陷（位錯）風險增加，反而可能損害器件可靠性。更根本的是，在先進節點中，遷移率已經不是效能的主要瓶頸——短溝道效應、量子隧穿、互連RC延遲等因素的重要性上升，單純的遷移率提升對整體電路效能的貢獻在下降。
❌ 誤讀四：“應變矽只對 NMOS 有用”
糾偏：早期的全域性應變矽方案（雙軸拉伸）確實主要惠及 NMOS（電子遷移率在拉應力下顯著提升）。但 e-SiGe 方案的引入使得 PMOS 成為應力工程的更大受益者——壓應力下空穴遷移率的提升幅度甚至超過 NMOS。在現代 FinFET 中，PMOS 使用 SiGe Fin 後，其效能提升尤為顯著。
學習路徑
入門級（建立直覺）
- 概念理解：搜尋”strained silicon basics”或閱讀維基百科 Strained silicon 詞條
- 類比思維：想像拉伸彈簧和壓縮彈簧的彈力變化，對應拉應力和壓應力對載流子運動的影響
進階級（理解物理機制）
- 經典文獻：C.S. Smith, “Piezoresistance Effect in Germanium and Silicon,” Physical Review, Vol. 94, No. 1, 1954 —— 壓阻效應的奠基性論文
- 教材章節：讀 S.M. Sze, Physics of Semiconductor Devices 中關於應變效應和異質結的章節
- 綜述論文：搜尋 “strained silicon review” 在 IEEE IEDM 或 VLSI Symposium 的 tutorial/short course 材料
專家級（理解工藝實現）
- Intel 技術論文：Intel 在 IEDM 上關於 90nm/65nm/45nm 的技術論文（如有公開版本）詳細描述了應力方案的具體實施
- IEDM/VLSI 論文集：每年的 IEDM 和 VLSI Symposium 有大量關於應力工程的最新進展
- 器件模擬：學習使用 Sentaurus TCAD 等工具模擬應力分佈和遷移率變化
- 工藝整合視角：閱讀 TSMC/Intel/Samsung 在各節點的技術日（Technology Symposium）公開資料
推薦關鍵詞組合（用於文獻搜尋）
- “e-SiGe stressor” + “PMOS” + “mobility enhancement”
- “stress engineering” + “FinFET” + “IEDM”
- “nanosheet” + “strain” + “GAA FET”
- “piezoresistance silicon” + “uniaxial stress”
一句話總結
應變矽是半導體產業二十年來最”低調”的核心技術之一——它通過物理應力改變矽的能帶結構來提升電晶體速度，雖不改變尺寸，卻每一代都在”免費”貢獻 20%～40% 的效能增益，是摩爾定律得以持續的關鍵推手之一。
延伸閱讀與來源
⚠️ 誠實宣告：本頁撰寫時網路檢索全部失敗（HTTP 403），因此以下來源為基於學術/行業常識的推薦，本頁具體數字和引數均系綜合已有文獻知識的估算，未逐一回溯原文核實。讀者如需引用具體數字，請自行查證原文。
-
奠基文獻
- C.S. Smith, “Piezoresistance Effect in Germanium and Silicon,” Phys. Rev. 94(1), 1954
-
技術綜述
- M.L. Lee et al., “Strained Si, SiGe, and Ge Channels for High-Mobility Metal-Oxide-Semiconductor Field-Effect Transistors,” J. Appl. Phys. 97, 011101, 2005
- S. Thompson et al., “A 90 nm Logic Technology Featuring Strained Silicon,” IEEE Trans. Electron Devices, 2004
-
FinFET 時代的應力工程
- C.-H. Jan et al., “A 22nm SoC Platform Technology Featuring 3-D Tri-Gate and High-k/Metal Gate,” IEDM 2012（Intel 關於 22nm FinFET 的里程碑論文）
-
行業報告/公開資料
- 各代工廠技術研討會（TSMC Technology Symposium, Intel Architecture Day, Samsung Foundry Forum）公開資料
- imec（比利時微電子研究中心）年度技術報告中的應力工程章節
-
教材
- S.M. Sze & K.K. Ng, Physics of Semiconductor Devices, 3rd Ed.
- Y. Taur & T.H. Ning, Fundamentals of Modern VLSI Devices, 2nd Ed.
-
資料與市場參考
- SEMI（國際半導體產業協會）裝置市場報告
- 各裝置廠商（AMAT、ASM、TEL、Lam）財報及投資者日材料
本頁力求技術準確，但因檢索失敗，所有具體數字均為估算或文獻回憶值，已儘可能標註。如有發現錯誤，歡迎指正。