3D 封裝

3 秒看懂

3D 封裝 是一種“蓋摩天樓而非攤大餅”的晶片整合範式：在垂直方向堆疊多顆晶片/die，通過矽通孔 (TSV) 和微凸塊等技術實現層間互連，將資料傳輸距離從釐米級壓縮到微米級，從而在頻寬、延遲、功耗、尺寸四個維度實現倍數級躍升。當前 AI 算力的物理基石——HBM（高頻寬儲存器）——便是 3D 封裝最典型、量級最大的商用形態。

3 分鐘產業解釋

半導體演進長期遵循“平面縮放”：密度每 18 個月翻倍（摩爾定律），但物理極限使縮小電晶體的收益遞減，而資料傳輸的“記憶體牆”問題越來越突出——晶片算得飛快，資料卻堵在外部引線裡。

3D 封裝的應對邏輯是走“豎向整合”：把原本擺在同一平面、通過較長導線連線的晶片（如邏輯晶片與儲存器），像疊積木一樣沿 z 軸堆疊在一起，然後直接用穿越矽襯底的垂直金屬通道（TSV）把它們連起來。結果是：互連長度從數釐米降低到數十微米，寄生電容/電阻大幅減少，頻寬提升、功耗降低，同時在系統總體積上甩掉大量 “空轉面積”。

但散熱和良率很棘手：熱量被悶在中間層難以匯出；TSV 加工、晶圓減薄、鍵合對準的精度要求極高，任意層失效都會導致整顆封裝報廢。整個先進封裝體系當前已演化為多元技術家族——包括 2.5D 中介層、3D 堆疊及扇出型等多種路線，構成了從移動終端到 AI/HPC 資料中心的全場景封裝基座。其中 2.5D 通過中介層實現橫向高密度互連，常作為與 3D 堆疊並列討論的鄰近分支，二者在物理堆疊方式上存在本質區分。

技術原理

垂直互連——TSV 工作機制

TSV (Through-Silicon Via) 是從晶片正面穿透到背面的微細通孔，填充銅或鎢等金屬，形成豎嚮導電路徑。它的本質是 將平面引線“折”為垂直，在晶片內部直接完成 z 向資料傳輸。

ASCII 原理示意（單 TSV 單元截面）：

   [ 金屬層 ]             ← 晶片正面的互聯層
===|== TSV ==|===          ← 矽襯底中的垂直穿過路徑
   [ 背面金屬 / μBump ]   ← 晶片背面觸點，可對接下一層晶片

從電效能的角度看：傳統引線鍵合長度 1–5 mm，TSV 高度一般在 10–100 μm 量級，互連長度可縮短 10 – 100 倍。伴隨的寄生 RLC 值同步降低，訊號驅動力需求變小，動態功耗下降。訊號完整性方面，TSV 可支援更高頻率傳輸，是 HBM 實現 I/O 寬度 1024-bit 級別寬介面的物理基礎。

空間堆疊拓撲架構

3D 封裝本質上是一套垂直互聯驅動的異構整合技術棧，其核心堆疊結構可解構為三個系統：

1. 空間堆疊拓撲：各晶片 die 以 Face-to-Face (F2F)、Face-to-Back (F2B) 或背對背形式鍵合，決定訊號路徑和熱路徑。F2F 方式可實現最高互連密度，F2B 則更靈活適配多層堆疊。
2. 垂直互連線口：以 TSV 為主體，配合微凸塊（μBump）或銅-銅直接鍵合（Hybrid Bonding），實現電氣連線。片上還可能包含重新分配層 (RDL) 用於重新版面配置 I/O 焊盤，以支援多晶片堆疊。
3. 整合載體與環境：可置於有機基板、矽中介層（2.5D）、矽橋或扇出型重構晶圓上，再與外圍散熱結構一同構成完整封裝。

3D 封裝的頻寬與功耗機制

高頻寬機理：由於 TSV 直徑小、間距緊湊，可在晶片對接面上排布成千上萬個並行互連點，構成極寬的匯流排。以 HBM 為例，基於 3D 堆疊與 TSV 的介面位寬可達傳統 GDDR 方案的 8 倍以上。據 SK 海力士 2024 年公開產品資料，HBM3E 單堆疊頻寬達 1.2 TB/s（具體數值因堆疊層數與速率等級存在差異，口徑為廠商標稱峰值頻寬）。

低功耗機理：更短的互連長度意味著更小的寄生電容/電阻，訊號驅動的電流更小。據行業研究機構 SemiEngineering 2023 年技術綜述，3D TSV 互連的能效可達 <1 pJ/bit 量級，相比傳統板級 SerDes 的 10–20 pJ/bit 有數量級改善（具體值依賴於工藝節點與工作頻率，非統一標準測試）。

散熱物理制約：堆疊層數每增加一層，中央晶片到環境的熱阻明顯增大；多層總功率密度可達數百 W/cm²。據 IEEE ECTC 2023 會議論文集中的熱模擬研究，8 層 DRAM 堆疊的中間層溫升可達頂層 2–3 倍。熱梯度引發的不均勻應力給微凸塊的長期可靠性帶來挑戰。目前熱設計多依賴晶片版面配置（將高功耗 die 放在更靠近散熱面的位置）、導熱材料改進以及外部散熱方案聯合解決。公開資料未見通用量化模型，屬於各廠內控技術訣竅。

技術分支與定位澄清

在此架構下，3D 封裝不等同於“3D IC”，也不僅等於 TSV。與 3D 封裝密切相關但需嚴格區分的鄰近分支包括：

• 2.5D 封裝：晶片並排安裝在同一 矽中介層 上，中介層內部有高密度佈線和 TSV，再接到封裝基板。各晶片間通過中介層超短走線通訊，屬於“橫向高效互連 + 豎向連線基板”的結構。它並不將晶片沿 z 軸直接堆疊，因此嚴格屬於 2.5D 整合範疇。典型代表：台積電 CoWoS 系列多數方案（截至 2024 年底大規模量產版本為 CoWoS-S/R/L）。
• 3D 堆疊 (3D Stacking / 3D IC)：晶片直接沿豎直方向堆疊，彼此通過 TSV 直連。典型代表：HBM 記憶體（多層 DRAM die 堆疊後再通過邏輯 die 與處理器通訊）、AMD 3D V-Cache（2022 年量產的 CPU 頂部疊加 L3 快取 die）。
• 扇出型封裝 (Fan-Out) 與 3D 組合：將晶片嵌入重構的環氧模塑膠晶圓中，再製作 RDL 將 I/O 扇出到晶片區域外，實現高密度、薄型化封裝。Apple A 系列處理器（據 TechInsights 拆解報告，2020–2024 年間多代產品採用台積電 InFO 方案）將扇出型結構作為高密度整合基礎，再進一步整合儲存器件，形成準 3D 的系統級封裝 (SiP)。

關鍵引數

3D 封裝的核心評估維度分為互連密度、效能輸出、物理極限三大類：

互連密度類：

• TSV 直徑與間距：據 IEEE ECTC 2023 綜述，量產的 TSV 直徑典型範圍為 5–10 μm，間距 20–40 μm。間距直接決定單位面積互連通道數，是頻寬上限的物理約束。
• 微凸塊間距 (μBump Pitch)：當前主流 2.5D/3D 方案採用 35–50 μm 間距微凸塊（據 SemiEngineering 2023 年引述的台積電 CoWoS-S 公開指標）。混合鍵合可將間距縮至 <10 μm，台積電 SoIC 平台已實現亞微米級互連間距（據台積電 2023 年技術研討會公開資料）。

效能輸出類：

• 頻寬 (Bandwidth)：HBM2E 單堆疊頻寬約 460 GB/s，HBM3 提升至 819 GB/s，HBM3E 進一步達到約 1.2 TB/s（資料來源：SK 海力士與三星 2022–2024 年產品公告，口徑為標稱峰值頻寬，實際系統級頻寬受控制器與介面限制）。
• 單位位元功耗 (pJ/bit)：評價互連能效的關鍵指標。據台積電 2022 年技術論文公開的資料，3D Fabric 平台上 TSV+μBump 互連的典型能效為 0.5–1.0 pJ/bit（測試條件為特定速率與負載；不同產品場景數值有差異）。

物理極限類：

• 堆疊層數：HBM 從 HBM1 的 4 層發展到 HBM3E 的 8–12 層（據 JEDEC 標準與廠商公開資料）。層數越多頻寬上限越高，但熱阻與良率壓力非線性增大。據 IEEE Transactions on Components 2023 年發表的研究，12 層堆疊的中間 die 結溫可較底層高出 30–40°C。
• 熱阻 / 結溫：直接決定晶片能否在額定頻率下穩定工作。公開資料未見統一的工業標準量化閾值，各廠按自身產品功耗等級與散熱方案設定內部規範。
• 良率 / KGD（Known Good Die）要求：堆疊前須確保每顆 die 電效能完好，一顆壞片導致整棧報廢。據 KLA 等裝置廠商公開技術資料，KGD 覆蓋率通常要求 >99.9%（具體數值因堆疊層數和目標良率而異）。

技術路線

技術路線對比（指標化描述）

當前先進封裝形成四條明確的技術路線，在互連密度、熱特性與適用場景上互補而非完全替代：

技術路線	互連間距（公開典型值）	頻寬能力（相對定性）	堆疊高度特徵	熱管理挑戰	主要商用平台舉例	當前主力應用場景
2.5D 矽中介層	μBump 間距約 35–50 μm	高（跨晶片短走線）	介於傳統 BGA 與 3D 之間	中等（晶片平鋪利於散熱）	台積電 CoWoS-S（2023 年大批次）	GPU/CPU + HBM 整合（AI 訓練卡）
3D TSV 堆疊	μBump 間距約 20–40 μm	極高（垂直寬匯流排）	隨層數線性增加	高（功率集中，中間層散熱難）	HBM 系列（SK 海力士/三星/美光）	HBM 儲存器、3D SoC 快取
3D 混合鍵合	銅焊盤間距 <10 μm，可至亞微米	最高（I/O 密度數量級提升）	略低於 μBump 方案	高且熱應力更敏感	台積電 SoIC，英特爾 Foveros Direct（2024 年樣品階段）	下一代小 chiplet 堆疊、高密度邏輯整合
扇出型+堆疊	RDL 線寬/間距微米級	中等（側重 I/O 扇出與體積縮減）	極薄（可去基板）	中等（依賴模塑膠導熱）	台積電 InFO（2016 年起量產），ASE FOCoS	手機 AP、PMIC、薄型 SiP

說明：上表互連間距數值來源於台積電、英特爾技術研討會公開資料及 SemiEngineering 綜述（2023–2024 年檢索），各廠具體節點可能因工藝代際和產品定製有偏差，非精確保證值。

技術演進脈絡

• 1990–2005 年（前 TSV 期）：多晶片元件 (MCM)、封裝堆疊 (PoP/PiP) 驗證了空間整合商業價值，互連以引線鍵合為主，複雜度有限。
• 2007–2015 年（TSV 實用化）：影像感測器率先大規模採用晶圓級 TSV 封裝；HBM 初代（2013–2015 年）將 3D 疊層 DRAM 推入高效能運算；台積電 CoWoS 平台於 2012 年前後首次用於 FPGA 產品（據公開報道）。
• 2016–2022 年（平台多元爆發）：HBM2/HBM2E 堆疊層數增至 8 層；扇出型封裝在手機 SoC 領域大放量（台積電 InFO 自 iPhone 7 的 A10 處理器起大規模應用）；AMD 3D V-Cache（2022 年量產）將 3D 堆疊直接用於 CPU 快取擴充套件。
• 2023 年至今（混合鍵合匯入期）：混合鍵合量產匯入加速，台積電 SoIC 進入客戶驗證/小批次；英特爾 Foveros Direct 在 2024 年公開路線圖中定位為下一代高密度互連核心方案。光電器件共封裝 (CPO) 與 3D 整合的交叉探索處於研究階段，公開資料僅定性提及。

上游

材料供應（據 SEMI 行業報告與公開產業鏈資料歸納，2023–2024 年格局）：

• 矽晶圓與特種襯底：高平整度 12 英寸矽片為 TSV 加工基材；臨時鍵合膠、剝離液由 Brewer Science、3M、日立化成等供應；公開資料未見具體市場份額資料。
• 電鍍化學品：銅/錫銀電鍍液為 TSV 填充與微凸塊製備關鍵耗材。據 TECHCET 2024 年報告，全球半導體電鍍化學品市場約 15 億美元（口徑含前道與封裝），主要供應商包括 Umicore、MacDermid Alpha、安美特。
• 熱介面材料 (TIM)：堆疊晶片散熱瓶頸催生高階 TIM 需求，石墨烯基、液態金屬類材料處於研發與早期商用階段，公開資料未見市佔率權威資料。
• CMP 研磨液與拋光墊：晶圓減薄至 <100 μm 的超薄工藝依賴高精度 CMP 耗材，應用材料、杜邦、富士美為主要供應商。

關鍵裝置（據各裝置廠商公開財報與 SEMI 2023 年資料）：

• 深孔刻蝕與薄膜沉積：TSV 形成依賴深矽刻蝕（博世工藝），應用材料（2023 財年半導體裝置營收約 200 億美元，口徑含全產品線）、科林研發半導體（2023 財年營收約 140 億美元）為刻蝕/沉積裝置雙寡頭。
• 電鍍裝置：TSV 填充銅需高深寬比電鍍，科林研發（通過收購 Novellus）與應用材料佔據主導。
• 晶圓減薄與劃片：DISCO 在減薄/劃片裝置領域份額領先（據 DISCO 2023 財年業績，封裝裝置營收約 1200 億日元，口徑含全封裝裝置線）；東京精密為另一主力。
• 鍵合裝置：Besi（荷蘭）與 ASM Pacific（香港上市）為倒裝焊與混合鍵合裝置頭部供應商。據 Besi 2023 年報，混合鍵合裝置已向多家客戶交付驗證。
• 3D EDA 工具：多物理場（熱-應力-電磁）協同模擬為 3D 設計必需，益華電腦（Cadence）、新思科技（Synopsys）與西門子 EDA 為行業標準工具供應商。

下游

AI/高效能運算（HPC）：為 3D 封裝最核心的需求驅動場景。據 IDC 2024 年 AI 伺服器市場報告，全球 AI 伺服器 2023 年出貨量約 120 萬臺（口徑含訓練與推論伺服器），所用 GPU/加速器幾乎全部依賴 CoWoS 類 2.5D 封裝與 HBM 3D 堆疊。台積電魏哲家在 2024 年 Q1 法說會上表示，CoWoS 產能 2024 年底將較 2023 年底倍增，仍無法完全滿足客戶需求。

資料中心網路：交換器晶片與 DPU 逐步引入 2.5D/3D chiplet 整合。博通 Tomahawk 系列交換器晶片、輝達 BlueField 系列 DPU 均採用先進封裝（據產品拆解分析公開報道，2022–2024 年產品）。

智慧手機與可穿戴：扇出型封裝與 3D 堆疊的 PoP 方案為旗艦手機 SoC 的標準配置。台積電 InFO 平台自 2016 年Apple A10 處理器起大規模出貨，成熟應用場景年出貨量以億計。IDC 2024 年智慧手機市場報告全年出貨約 12 億部，其中高階機型（單價 >600 美元）約 3 億部，構成扇出型/3D 封裝在行動端的可定址市場（定性關聯，非一對一定量對應）。

汽車電子：ADAS 與自動駕駛域控制器對小型化、高頻寬處理有需求，但車規溫度範圍（-40°C 至 150°C）對 3D 封裝可靠性提出更苛刻要求。公開資料未見車載 3D 封裝具體出貨量與搭載車型的精確資料，目前屬於前期滲透階段。

受益公司

以下公司平台特徵系根據檢索材料技術歸屬與公開產業鏈定位的通用描述，不構成任何投資推薦。

晶圓代工/整合平台（掌握 3D 封裝核心 IP 與產能）：

• 台積電：3D Fabric 平台（含 CoWoS-S/R/L、InFO、SoIC）為行業事實標準。據 2023 年報，先進封裝營收約佔台積電總營收 7%（約 480 億新臺幣，口徑含所有先進封裝線，非單拆 3D/2.5D）。2024 年產能擴張為行業供給側核心變數。
• 英特爾：EMIB（2.5D 嵌入橋）+ Foveros（3D F2F）+ Foveros Direct（混合鍵合）構成差異化先進封裝體系。據 2024 年 Q1 公開的資訊，Foveros 已在酷睿 Ultra 處理器（Meteor Lake）中量產應用。
• 三星電子：X-Cube（3D IC）與 I-Cube（2.5D）雙平台，同時為自有 Exynos 與外部客戶提供封裝代工，三星同時為 HBM 核心供應商之一（據三星 2023 年儲存器業務公開資料）。

儲存器/IDM（3D 堆疊核心受益方）：

• SK 海力士：HBM 市佔率領先（據 Omdia 2024 年報告，2023 年 HBM 市場份額約 53%，口徑為該年度 HBM 銷售額佔比），HBM3/HBM3E 率先量產並獨家供應輝達部分 GPU 產品（據公開報道）。
• 美光：HBM 第三大供應商，HBM3E 2024 年量產出貨（據美光 2024 年 Q2 財報電話會公開資訊）。
• 三星：HBM 綜合產能最大，同時供應 HBM3/HBM3E。

封測代工（OSAT）：

• 日月光投控（ASE）：全球最大 OSAT（據集邦諮詢 2024 年封測產業報告，ASE 2023 年封裝營收市佔約 30%，口徑為全球封測總量含傳統封裝），在扇出型與 2.5D 封裝上持續擴產。
• 安靠（Amkor）：美國最大 OSAT，2023 年先進封裝營收佔比提升。
• 長電科技、通富微電：中國大陸 3D 封裝主要服務商。據兩家 2023 年報及行業公開資訊，長電 2023 年先進封裝營收佔比超 40%（口徑為公司揭露的先進封裝產品線），通富微電與 AMD 簽訂長期先進封裝合作協議。

裝置與材料：

• 應用材料、科林研發半導體、DISCO、Besi、ASM Pacific 為 3D 封裝裝置供應鏈核心（各自年報及 SEMI 行業資料佐證）。3D EDA 工具由 Cadence、Synopsys 主導。

市場規模

據市場研究機構 Yole Group 2024 年釋出的《先進封裝產業報告》，全球先進封裝市場 2023 年營收約 443 億美元（口徑含 2.5D/3D 堆疊、扇出、FC BGA 等全類別），預計 2029 年增至約 840 億美元，CAGR 約 11%。其中 2.5D/3D 堆疊細分市場 2023 年營收約 105 億美元，預計 2029 年達到約 260 億美元，CAGR 約 16%，增速顯著高於先進封裝整體。

區域分佈（據 Yole 報告 2023 年資料）：亞太地區佔據全球先進封裝產能 80% 以上（口徑按封裝產線所在地），其中中國臺灣（台積電、ASE 等）與韓國（三星、SK 海力士）為最強集聚區。中國大陸產能佔比處於快速提升階段，長電科技、通富微電等合計佔全球份額約中高個位數百分比（據集邦諮詢 2024 年統計，具體精確數字因統計口徑差異存在小幅偏差）。

驅動結構：AI/HPC 為 2.5D/3D 市場最大增量貢獻（據輝達、AMD、英特爾 2023–2024 年資料中心業務公開營收走勢推斷，三家 AI 相關晶片約佔高階先進封裝需求超 50%）。智慧手機端扇出型封裝量穩價平，為成熟流量的基本盤。

供給端格局：先進封裝產能高度集中於頭部。據台積電 2024 年 Q1 法說會公開資訊，公司是全球 CoWoS 產能的最大供給方；據行業調研機構 TrendForce 2024 年報告，台積電 2023 年在全球先進封裝市場營收份額約 38%（口徑含 2.5D、3D 及部分高密度扇出），ASE 緊隨其後。HBM 方面，SK 海力士與三星兩家合計佔 2023 年全球 HBM 供應 >90%（據 Omdia 2024 年報告）。

玩家對比

核心工藝平台差異化定位（據各廠商公開技術資料，截至 2024 年中期）

維度	台積電	英特爾	三星
2.5D 方案	CoWoS-S（量產出貨最久，客戶覆蓋面最廣）	EMIB（嵌入式矽橋，有機基板內嵌，成本可控）	I-Cube（矽中介層方案，客戶含高通等）
3D 堆疊方案	SoIC（混合鍵合，互連密度最高檔）	Foveros（F2F μBump，已量產 Meteor Lake）	X-Cube（TSV 方案，主要供自家與部分外部）
扇出型方案	InFO（大規模手機出貨驗證）	未見獨立大規模扇出型商用	FO-PLP（面板級扇出，降本方向）
產能規模（先進封裝線）	全球最大 CoWoS 產能，2024 年擴產後月產約 >3.5 萬片晶圓等效	自有工廠內設封裝產線，規模小於台積電	I-Cube/X-Cube 產能在臺積電之下，但 HBM 產能全球第一梯隊
客戶模式	純代工，服務所有設計客戶	以自有產品為主，附帶代工服務	自有+外部客戶混合

說明：產能資料來源為台積電 2024 年 Q1 法說會、英特爾 2024 年投資者會議、三星 2023 年半導體業務簡報公開引數。精確晶圓片數口徑各廠商不盡一致，部分為“等效晶圓”口徑推算，非可直接對比的精確產能數字。

HBM 供應商對比（據 Omdia 與各廠商 2024 年公開資料）

指標	SK 海力士	三星	美光
2023 年市場份額（按銷售額）	~53%	~38%（含 HBM2E/HBM3）	~9%
最新量產產品	HBM3E（2024 年初量產出貨輝達）	HBM3E（2024 年 Q2 客戶送樣）	HBM3E（2024 年 Q2 宣佈量產）
MR-MUF 技術	獨有高導熱底部填充技術	未見同類公開商用	未見同類公開商用

來源：Omdia 2024 年 HBM 市場份額報告、各廠商財報與產品公告。

風險

技術迭代風險：混合鍵合匯入進度若超預期，可能削弱現有 TSV+μBump 方案在中長期的部分價值。公開資料無法判斷具體替代節點，屬行業需持續追蹤的演化方向。

供給集中與地緣風險：先進封裝產能高度集中於中國臺灣與韓國。台積電 CoWoS 產能佔全球絕大多數（據 TrendForce 2024 年報告約 >60%），地緣政治不確定性構成產業鏈結構性風險，這一風險在 2023–2024 年已被多國半導體政策檔案定性提及。

熱管理與可靠性瓶頸：堆疊層數增加帶來的熱密度攀升是物理剛性約束。公開資料未見能系統性解決超多層堆疊散熱的通用工業化方案，該問題構成技術進一步向上的不確定性。

成本與良率壓力：3D 堆疊的單顆良率需乘積累積效應——5 層堆疊若單層良率 99%，整棧良率僅約 95%（0.99⁵）。對於大尺寸 die，經濟性挑戰更加突出。據行業經驗規律，先進封裝的成本可佔晶片總成本 30%–50%（來源：SemiEngineering 2023 年行業分析定性引用）。

需求週期波動：3D 封裝需求與 AI 資本支出高度繫結。若 AI 投資潮增速放緩，可能階段性影響產能利用率。此風險屬於產業鏈週期性特徵，公開資料無法預判拐點。

誤讀糾偏

誤讀 1：“3D 封裝就是堆得越高越好” 糾偏：層數增加帶來頻寬增益，但也造成熱阻陡升和良率衰減。據 IEEE 學術文獻中的熱模擬資料，每增加兩層 DRAM，中間層結溫可上升 10–15°C（具體值與功耗密度相關）。HBM 突破層數限制依託冗餘設計、微凸塊最佳化、MR-MUF 導熱材料等系統性工程，而非無節制堆疊。經濟可行層數由熱力學與成本共同決定。

誤讀 2：“2.5D 不算真正的 3D 封裝，可以混為一談” 糾偏：2.5D 矽中介層雖常與 3D 封裝並列討論，但晶片並未垂直堆疊，而是通過中介層實現橫向超高密度互連，嚴格屬於 2.5D 整合範疇。它與 3D 堆疊共同構成先進封裝核心，但從技術分類上不宜歸為 3D 封裝。投資者與企業公開資料中“3D 封裝”口徑時常含 2.5D，需在使用資料時核實覆蓋範圍。

誤讀 3：“3D 封裝將完全取代傳統封裝” 糾偏：受成本、散熱和工藝可及性制約，3D 封裝聚焦於高價值/高效能場景。據 Yole Group 2024 年報告，全球封裝市場中，倒裝焊和引線鍵合等傳統方案在 2023 年仍合計佔約 65% 份額（按營收）。中低端晶片在成本敏感場景下仍將長期沿用傳統封裝，先進封裝與傳統封裝長期並行、搭配組合是產業共識。

誤讀 4：“有 TSV 就是 3D 封裝” 糾偏：TSV 是 3D 封裝的關鍵使能技術，但同樣用於 2.5D 中介層和部分扇出型封裝中。學術與工業界分類以晶片是否沿 z 軸直接堆疊為準——TSV 僅提供垂直電氣通道，不等於 3D 整合。

最新事件

以下事件來源於公開報道與公司公告，截至 2024 年 7 月，按時間倒序排列：

• 2024 年 7 月：多家媒體報道台積電通知客戶，2025 年 CoWoS 產能將再擴容，目標 2024 年底月產能約 3.5 萬片晶圓，2025 年底挑戰逾 5 萬片。
• 2024 年 Q2：美光宣佈 HBM3E 正式量產出貨輝達 H200 GPU 平台；SK 海力士確認 HBM4 預計 2026 年量產（來源：各自公司官網新聞稿）。
• 2024 年 Q1：英特爾宣佈 Foveros 3D 堆疊技術首次大規模量產，應用於酷睿 Ultra 處理器（Meteor Lake）；Foveros Direct（混合鍵合）路線圖公開，目標 2025–2026 年匯入。
• 2023 年 12 月：三星推出 HBM3E “Shinebolt”，速率 9.8 Gbps，12 層堆疊，2024 年上半年客戶送樣。
• 2023 年 9 月：台積電宣佈先進封裝大擴產計劃，竹南、龍潭、中科等多廠區同步推進，2024 年底 CoWoS 產能翻倍（較 2023 年中期水平）。
• 2023 年 7 月：中國長電科技宣佈用於 AI/HPC 的 XDFOI 2.5D/3D 平台進入客戶驗證階段，目標對標台積電 CoWoS 中低端規格。

追蹤指標

產能維度（月度/季度追蹤）：

• 台積電 CoWoS/SoIC 月產能片數及擴產進度（來源：台積電法說會/供應鏈調研）。
• SK 海力士、三星、美光 HBM 季度出貨量及產能擴張公告。
• 主要 OSAT（日月光、安靠、長電、通富）先進封裝營收佔比及季度季增率變化。

需求維度（季度/年度追蹤）：

• 輝達、AMD、英特爾資料中心 GPU/AI 加速器季度出貨量（來源：各自財報）。
• 三大雲端服務商（微軟 Azure、AWS、GCP）AI 相關資本支出（來源：各自季度財報的 CapEx 展望）。
• 高階智慧手機季度出貨量（IDC/Canalys 報告，週期為季度）。

技術與標準維度（事件驅動追蹤）：

• JEDEC HBM4 標準正式釋出（預計 2025 年前後）。
• 台積電技術研討會（每年下半年）3D Fabric 新節點公佈。
• IEEE ECTC 會議論文（每年 5–6 月）中混合鍵合、熱管理的新突破。
• 各主要廠商混合鍵合量產時間表的更新（英特爾 Foveros Direct、台積電 SoIC 進展）。

價格與成本維度（年度追蹤）：

• HBM 合約價季度走勢（來源：TrendForce/DRAMeXchange 報價）。
• 先進封裝晶圓單價與毛利率變化（可從台積電、ASE 財報中的先進封裝業務線索中推斷）。

信源

以下為正文引用的主要公開資訊來源，按內容型別分類：

行業報告與市場資料：

• Yole Group，《Advanced Packaging Market Monitor》2024 年版（市場規模、技術路線份額）
• Omdia，《HBM Memory Market Tracker》2024 年版（HBM 市場份額）
• TrendForce/集邦諮詢，《全球封測產業報告》2024 年版（OSAT 份額、封裝產能分佈）
• TECHCET，《Semiconductor Electrochemicals Report》2024 年版（電鍍化學品市場）
• IDC，《Worldwide Quarterly Server Tracker》與《Smartphone Market Share》2024 年版（下游出貨量資料）

廠商公開資料（財報/法說會/技術研討會）：

• 台積電 2023 年 Q4、2024 年 Q1 法說會簡報與文字記錄（CoWoS 產能、先進封裝營收佔比）
• 英特爾 2024 年投資者會議資料與酷睿 Ultra 技術白皮書（Foveros 量產狀態）
• 三星電子 2023 年半導體業務簡報及 2024 年產品釋出新聞稿（HBM、X-Cube/I-Cube）
• SK 海力士 2023–2024 年新聞稿及 HBM3E/HBM4 路線圖公開資料
• 美光 2024 年 Q2 財報電話會記錄及 HBM3E 量產公告
• 日月光投控、安靠、長電科技、通富微電 2023 年報及投資者簡報
• Besi、DISCO、應用材料 2023 年報及投資者演示材料

學術與技術文獻：

• IEEE ECTC（Electronic Components and Technology Conference）2023 會議論文集（TSV 熱-力耦合模擬、混合鍵合進展等論文）
• IEEE Transactions on Components, Packaging and Manufacturing Technology, 2023（堆疊熱管理建模文獻）
• SemiEngineering（半導體工程社群）2023–2024 年先進封裝技術綜述與行業分析文章

行業媒體與分析機構：

• TechInsights 晶片拆解報告（Apple A 系列處理器封裝分析，2019–2024 年系列產品）
• AnandTech/Tom’s Hardware 晶片技術分解報道（AMD 3D V-Cache、Meteor Lake 等產品分析）
• 中國經濟資訊社/半導體行業協會產業資訊（中國大陸封測產能與政策動態）

宣告：以上信源為正文資訊的公開檢索出處，其資料口徑與覆蓋範圍已在正文具體位置標註。所有市場預測資料均為第三方機構的估測值，非精確會計口徑資料。信源列表供讀者延伸核實與深度學習之用，不構成對任何信源權威性的背書。