CoPoS 面板級封裝
3 秒看懂
CoPoS（Chip on Panel / Package on Substrate，面板級晶片封裝或基板上封裝）是一種將多個晶片（Chip）直接貼裝在大面積面板（Panel）或大型基板（Substrate）上，通過超精細多層重佈線層（RDL）實現高密度互連的先進封裝技術。它打破了傳統先進封裝受限於 12 英寸晶圓尺寸的物理天花板，將半導體制造的精度與面板製造的面積優勢合二為一，是支撐 2026-2030 年超大算力晶片實現“面積自由”和“成本平價”的關鍵技術路徑。野村 2025 年報告將其定位為“後 CoWoS 時代最具產業顛覆性的封裝範式”。
3 分鐘產業解釋
它是什麼？
CoPoS 全稱 Chip on Panel / Package on Substrate，是一種融合“前道半導體工藝”與“後道封裝組裝”的中道封裝（Mid-end Packaging）技術。該概念包括兩個互為補充的技術分支：一是 Chip on Panel，指在玻璃或有機複合材料製成的大尺寸面板上直接完成晶片貼裝與互連；二是 Package on Substrate，強調使用大面積有機基板替代傳統矽中介層（Silicon Interposer）作為多晶片互連的載體。兩者共同指向同一產業方向：用大面積、低成本的基板方案，替代以 12 英寸晶圓為載體的高成本先進封裝。
傳統先進封裝（以台積電 CoWoS 為代表）建立在矽晶圓之上。一片 12 英寸晶圓的可用面積約為 660-800 mm²（視光罩尺寸限制而定），當晶片尺寸突破 3 倍光罩面積（reticle size）時，必須通過矽橋（Silicon Bridge）或中介層拼接完成，成本隨面積呈指數級上升。CoPoS 則將“基板”從直徑 300mm 的圓形晶圓，替換為邊長可超過 600mm 的方形面板。單片面板面積可達晶圓的 4-6 倍，單板可承載的晶片數量、互連距離和系統整合密度均大幅提升。
根據野村 2025 年 6 月《CoPoS: The Next Frontier in Advanced Packaging》專題報告，CoPoS 技術的核心特徵可概括為三句話：用面板的光刻精度做互連，用 PCB 的面積思維降成本，用 Chiplet 的架構理念做系統。
為什麼 2026-2030 年集中爆發？
野村報告指出，CoPoS 的產業化視窗在 2026-2030 年集中開啟，由三重驅動力共振決定：
驅動力一：算力需求爆炸，Chiplet 互連成為剛性約束
AI 大型模型進入“萬億引數時代”，單晶片算力提升遭遇光罩面積極限、功耗牆和儲存頻寬瓶頸。以 NVIDIA 為例，其 B200 GPU 已採用雙晶片合封（dual-die），下一代 Rubin 平台預計進一步擴大 Chiplet 數量。當 Chiplet 數量從 2-4 個向 8-16 個演進時，所需的互連面積將遠超單晶圓承載能力。CoPoS 提供的面板級互連面積可輕鬆突破 2500mm²（約為 4 倍光罩面積），使 16+ Chiplet 的系統級封裝（SiP）成為現實。
驅動力二：CoWoS 產能擴張慢、成本居高不下，行業需要“第二方案”
台積電 2024 年 CoWoS 產能約為 3.5 萬片/月（12 英寸晶圓等效），2025 年計劃擴至 6 萬片/月以上，但擴充節奏仍無法滿足 NVIDIA、AMD、Google、AWS 等客戶的爆發式需求。更重要的是，CoWoS 基於矽中介層，矽材料成本、TSV（矽通孔）工藝複雜度和隨著面積擴張急速下降的良率，使其在中大面積（>2 倍光罩）方案上的單位成本不具備規模遞減效應。野村估計，採用面板級方案後，等效面積下的單位互連成本較 CoWoS 有望降低 30-50%（口徑：2025 年野村測算，基於 Gen 4.5 面板與等效 CoWoS-S 方案的對比，不包括晶片本身成本）。
驅動力三：系統級整合趨勢呼喚“大一統”封裝平台
未來的 AI 計算系統需將邏輯（Logic）、高頻寬記憶體（HBM）、光電共封裝（CPO）、I/O 控制晶片等多種功能異質整合。傳統的有機基板（FC-BGA 載板）線寬/線距（L/S）通常停留在 10/10 μm 以上，難以支援 HBM 的超高頻寬互連密度要求。CoPoS 在玻璃或先進有機基板上實現 2/2 μm 至 5/5 μm 級別 RDL，恰好填補了矽中介層（1 μm）與傳統載板（10 μm）之間的“中精度、大面積”空檔，成為系統整合的最優平台。
CAGR 預期：野村預測，全球 CoPoS 相關的面板基板、專用裝置、封裝材料和封測服務市場合計將從 2025 年的約 5.2 億美元增長至 2030 年的約 38 億美元（口徑：野村 2025 年 6 月測算，含玻璃/有機面板基板、RDL 裝置、ABF 及相關材料、封裝代工營收），2025-2030 年複合增長率（CAGR）約為 37%，是先進封裝賽道中增速最快的細分領域。
技術原理
面板級 RDL：CoPoS 的核心技術支柱
CoPoS 的技術核心可提煉為一句話：在面板級別上實現類晶圓精度的多層重佈線層（RDL）製造。
在傳統先進封裝中，RDL 的作用是在晶片焊盤與外部引腳之間重新排布訊號線路。晶圓級封裝（WLP）直接在 12 英寸晶圓上完成 RDL，精度可達 1 μm 線寬/線距以下，但單晶圓可封裝面積受限。CoPoS 的技術跨越在於，將 RDL 的“畫布”從晶圓拓展至面板，在面積擴大 4-6 倍的基板上實現 2-5 μm 級別的精細化佈線。
面板級 RDL 的製造流程與半導體前道光刻工藝高度相似：
- 基板準備：選擇玻璃（Glass）或有機複合材料（Organic Core）作為載體面板，尺寸通常為 510mm x 515mm（Gen 4.5）或 600mm x 600mm（Gen 5），厚度控制在 0.3-1.0mm 之間。
- 介質層沉積：在基板表面塗布或壓合感光性介質材料（如味之素 ABF 膜、聚醯亞胺 PI），作為佈線層的絕緣隔離層。
- 光刻與圖案化：通過半加成法（SAP，Semi-Additive Process）或改進型半加成法（mSAP），在介質層上形成線路圖案。關鍵裝置為面板級無掩膜直寫光刻機或步進式光刻機。
- 種子層沉積與電鍍：通過化學鍍或濺射形成種子層，再通過電鍍銅填充線路溝槽，形成目標厚度的銅佈線。
- 蝕刻與平坦化：去除多餘種子層和光刻膠，完成單層 RDL，隨後進行化學機械拋光（CMP）或等效平坦化處理。
- 多層堆疊：重複上述步驟 3-6 次，完成 3-6 層 RDL 的堆疊，實現複雜走線互連。
- 晶片貼裝與底部填充：在 RDL 頂層通過倒裝焊（Flip Chip）或混合鍵合（Hybrid Bonding）將裸晶片或 Chiplet 精確貼裝。貼裝精度要求在 ±2 μm 以內（面板級晶片貼裝機要求）。
- 測試與切割：完成電效能測試後，將面板切割為單體封裝。
CoWoS vs. CoPoS：從“矽島上建城”到“大陸上建城”
理解 CoPoS 的定位，最直觀的方式是與 CoWoS 進行系統對比。
| 對比維度 | CoWoS (Chip on Wafer on Substrate) | CoPoS (Chip on Panel / Package on Substrate) |
|---|---|---|
| 互連基板材料 | 矽中介層（Silicon Interposer），含 TSV 矽通孔 | 玻璃基板（Glass Core）或先進有機基板（Organic Core） |
| 基板最大面積 | ~800 mm²/片（12 英寸晶圓單光罩限制） | >2500 mm²/片（Gen 4.5 面板，約 4 倍光罩面積） |
| 線寬/線距 (L/S) | ≤1/1 μm（矽工藝，精度極高） | 目標 2/2 μm 至 5/5 μm（面板級 RDL） |
| 單位面積互連成本 | 隨面積指數級上升（TSV + 矽工藝） | 較 CoWoS 有望低 30-50%（大面積攤薄）（野村 2025 估算） |
| 晶片互連數量 | 支援 2-4 個大型 Chiplet | 支援 8-16+ Chiplet（面板面積優勢） |
| 產能擴張難度 | 極高（依賴晶圓廠級潔淨室和工藝） | 中等（借鑑面板和 PCB 廠基礎設施，可複製性更強） |
| 核心挑戰 | 矽面積瓶頸、TSV 成本 | 大面板翹曲控制、熱膨脹係數匹配、細線路良率提升 |
野村用了一個形象的比喻：CoWoS 像是在一個昂貴的小島上建造摩天大樓，房間有限，每建一層成本急劇攀升；CoPoS 則是在一片新大陸上規劃城市，可以建造更多建築，基礎設施成本被大規模攤薄，但前提是要把地基和道路修得足夠平整精準。“地基平整度”即對應大面積基板的翹曲控制，“道路精度”即對應面板級 RDL 的良率。
玻璃基板 vs. 有機基板：兩條技術子路線
CoPoS 內部存在兩條並行的主體技術路線：
路線一：玻璃基板 CoPoS（Glass Core Packaging）
玻璃具有極低的表面粗糙度（Ra < 1 nm）、優異的熱穩定性和低介電損耗（Dk 約 3-5，Df 約 0.002-0.005，高頻特性出色），天然適合高密度佈線。玻璃基板的平整度優勢使其在實現 ≤2/2 μm L/S 時較有機基板更容易。代表推動者包括英特爾（Intel，玻璃基板封裝計劃 2026-2028 年量產）、Absolics（SKC 子公司，2024 年獲美國 CHIPS Act 撥款 7500 萬美元建設玻璃基板工廠）、三星電機（SEMCO）。玻璃基板當前主要挑戰在於通孔（TGV，Through Glass Via）加工效率和使用過程中的脆性。
路線二：先進有機基板 CoPoS（Organic Core Packaging）
以味之素 ABF 膜或改性 BT 樹脂為核心介質材料，通過在有機基板內嵌入超細線路層實現高密度互連。該路線可複用現有 FC-BGA 載板產線的部分基礎設施，工藝成熟度更高，但向 2/2 μm 以下 L/S 推進時需要克服有機材料在光刻和蝕刻過程中的脹縮問題。代表推動者包括 Ibiden（日本）、Shinko Electric（日本）和欣興電子（中國臺灣）。
野村認為，2025-2027 年有機基板路線可能率先在中端 AI 推論晶片上量產應用；玻璃基板路線將在 2028 年後成為更高階 HPC 封裝的主力方案，兩種路線將在不同效能和成本區間內並存。
關鍵引數
CoPoS 技術競爭力的量化評估，需從基板尺寸、互連密度、良率、成本和可靠性五個維度展開。以下核心引數基於野村 2025 年報告和行業公開發布的技術路線圖整理。
基板尺寸與面積利用率
| 面板世代 | 典型尺寸 (mm) | 單板面積 (mm²) | 12 英寸晶圓等效數（按可用面積折算） | 適用晶片場景 |
|---|---|---|---|---|
| Gen 4.5 | 510 x 515 | 262,650 | 約 4-5 片 | 單晶片面積 500-1200mm² 的 AI 推論晶片 |
| Gen 5 | 600 x 600 | 360,000 | 約 6-8 片 | 單晶片面積 800-2500mm² 的 HPC/AI 訓練晶片 |
| Gen 6（規劃） | 800 x 900 | 720,000 | 約 12-16 片 | Chiplet 數量 >16 的超大 SiP |
資料來源：野村 2025 年報告引用面板行業通行世代標準；12 英寸晶圓可用面積按約 660mm²/片（扣除邊緣損失後等效）估算。Gen 6 面板尺寸為行業遠期規劃目標值，尚未有製造商正式公佈量產日程。
線寬/線距 (L/S) 目標與路線圖
CoPoS 的核心互連效能由 RDL 的線寬/線距（Line/Space）決定。
| 時間節點 | 有機基板 RDL L/S | 玻璃基板 RDL L/S | 對照：CoWoS 矽中介層 L/S | 關鍵工藝 |
|---|---|---|---|---|
| 2024-2025（驗證期） | 8/8 μm | 5/5 μm | ≤1/1 μm | mSAP（改進型半加成法） |
| 2026-2027（產能爬坡） | 5/5 μm | 3/3 μm | ≤0.8/0.8 μm | SAP + 面板級無掩膜光刻 |
| 2028-2030（量產成熟期） | 3/3 μm 至 2/2 μm | 2/2 μm 至 1.5/1.5 μm | ≤0.5/0.5 μm | 面板級 EUV 或奈米壓印（可能的下一代方案） |
資料來源：野村 2025 年整合行業技術路線圖，部分 2028-2030 年目標值為行業聯合開發預期，非量產實測資料。
翹曲度與熱膨脹係數
翹曲控制要求：對於 600mm x 600mm 面板，在經歷 3-6 次 RDL 工藝（最高約 250°C 高溫迴圈）後，整體翹曲度需控制在 < 1mm 以內（野村 2025 年報告中引用的行業目標值）。超出此範圍將導致後續晶片貼裝精度大幅下降，貼片機無法正常對位。
CTE 匹配範圍：面板基板的熱膨脹係數（CTE, Coefficient of Thermal Expansion）需與矽晶片（CTE ≈ 2.6 ppm/°C）接近，以降低熱迴圈過程中的互連應力。玻璃基板 CTE 可通過成分配方調節在 3-8 ppm/°C 區間，有機基板 CTE 通常在 10-18 ppm/°C（FR4 級），需通過填充料改性向矽的 CTE 靠攏。CTE 失配超過 5 ppm/°C 通常被認為在高可靠性應用（如車規、伺服器）中風險明顯上升（公開學術文獻通識）。
互連凸點間距
| 應用場景 | 當前主流凸點間距（Bump Pitch） | CoPoS 目標凸點間距 | 對應晶片互連頻寬 |
|---|---|---|---|
| Chiplet 間高速互連（UCIe 相容） | 45-55 μm（CoWoS 矽中介層） | 45 μm → 36 μm → 25 μm（路線圖目標） | 2025 年約 2-3 TB/s·mm；2028 年目標 5+ TB/s·mm（公開 UCIe 聯盟路線圖引用） |
| HBM 記憶體介面 | 40-55 μm | 與 HBM4/E 標準同步，約 30-40 μm | 單 HBM 堆疊頻寬 >1 TB/s（JEDEC HBM 標準公開引數） |
公開資料未見 CoPoS 已量產的凸點間距確切實測資料，上述目標值主要取自產業鏈公開路線圖和野村預測。
技術路線
CoPoS 的技術演進可從基板材料選擇、製造模式組織和產業鏈協作方式三個切面來分析。
有機基板路線：先易後難，主力先發
有機基板路線的核心思想是在傳統 FC-BGA 載板製造能力上做“減法”——縮小線寬線距，而非徹底顛覆工藝流程。
代表企業：Ibiden（日本，全球最大 FC-BGA 載板廠商）、Shinko Electric（日本）、欣興電子（Unimicron，中國臺灣）、AT&S（奧地利）。
技術路徑：從當前 10/10 μm → 8/8 μm → 5/5 μm L/S 的漸進式升級。關鍵瓶頸在於感光介質材料和半加成電鍍的精細化程度。味之素在 2024 年推出了新一代 ABF 膜（GL 系列），專門面向面板級細線路應用，其玻璃化轉變溫度（Tg）和熱穩定性均有最佳化（公開產品資料，具體引數為付費內容未得）。
進度預期：野村 2025 年報告指出，有機基板路線在 2025 年已進入 5/5 μm L/S 樣品驗證階段，預計 2026-2027 年實現穩定量產交付，最先應用於算力需求中等、對單位成本敏感度較高的 AI 推論加速卡。
玻璃基板路線：更“硬”的未來
玻璃基板路線的吸引力在於其出色的平整度和高頻電學特性，是 2/2 μm 以下線寬時代的更優答案。
代表企業：英特爾（Intel）、Absolics（SKC 子公司）、三星電機（SEMCO）、日本電氣硝子（NEG）、旭硝子（AGC）。
技術路徑：在 0.3-0.7mm 厚的特種玻璃面板內部或表面製造微通孔（TGV，Through Glass Via）和多層 RDL。TGV 的加工是核心瓶頸，目前主攻的技術方向包括雷射誘導溼法刻蝕（LIDE）、等離子體刻蝕和光敏玻璃方案。
進度預期：英特爾在 2023 年 9 月首次公開展示玻璃基板封裝測試樣品，並宣佈計劃 2026-2028 年實現量產（英特爾 2023 年技術開放日公開揭露）。Absolics 2024 年獲美國商務部 CHIPS Act 撥款 7500 萬美元，在 Georgia 州建設玻璃基板量產工廠，目標 2027 年投產（美國商務部 2024 年公開公告）。三星電機 2024 年宣佈在韓國世宗建設玻璃基板試產線，計劃 2026 年具備小規模供應能力（三星電機 2024 年投資者關係材料）。
商業模式路線分化：Foundry 統一整合 vs. 水平分工
CoPoS 的興起還將帶來封裝產業組織的“路線之爭”。
路線 A：Foundry 統一整合（台積電模式）
台積電傾向將其在 CoWoS 中建立的“前道晶圓製造 + 中介層製造 + 後道封裝”一體化模式複製到 CoPoS 領域。即台積電自行開發面板級 RDL 工藝（內部稱為“InFO-PoP on Panel”或類似代號），客戶可直接從台積電獲得從晶片製造到 CoPoS 封裝的完整交付。公開資料顯示，台積電 2024 年已經在嘉義規劃面板級封裝技術研發中心，但具體面板尺寸和量產時間表未正式對外揭露。
路線 B：水平分工協作（OSAT + 基板廠 + 材料廠聯盟）
以日月光（ASE）、安靠（Amkor）為代表的 OSAT（外包封測廠）正在與基板供應商（Ibiden、欣興等）和材料廠商結成聯盟，試圖在 CoPoS 領域建立類似傳統封裝的分工模式。日月光 2024 年財報電話會中提到，其在面板級封裝領域已與多家客戶合作開發，目標 2026-2027 年取得量產突破。
野村認為，2026-2030 年間兩種模式將並存，台積電模式主導高階 AI 訓練晶片大客戶，OSAT 聯盟將服務於更廣泛的中高階晶片客戶。
上游
CoPoS 上游供應鏈涵蓋四大核心環節：面板基板製造、核心裝置製造、關鍵原材料和 EDA/設計工具。
面板基板製造
基板是 CoPoS 產業鏈中價值佔比最高、技術壁壘最大的上游環節。基板的平整度、CTE、介電特性直接決定了 RDL 的成品率和封裝可靠性。
玻璃基板供應商：
| 公司 | 國家/地區 | 核心定位 | 主要進展（截至 2025 年公開資訊） |
|---|---|---|---|
| 日本電氣硝子 (NEG) | 日本 | 特種玻璃基板材料 | 半導體封裝用高平整度玻璃板已送樣多家客戶驗證，2024 年財報提及封裝玻璃業務增長預期 |
| 旭硝子 (AGC) | 日本 | 電子級玻璃基板 | 與封裝廠合作開發面板級玻璃載板，2024 年宣佈擴產計劃 |
| Absolics (SKC 子公司) | 韓國/美國 | 玻璃基板量產製造 | 2024 年獲美國 CHIPS Act 撥款 7500 萬美元，Georgia 州工廠建設中，目標 2027 年投產 |
| 英特爾 (Intel) | 美國 | 自研自用玻璃基板 | 2023 年展示玻璃基板測試封裝，計劃 2026-2028 年量產，目前主要為內部配套 |
| 三星電機 (SEMCO) | 韓國 | 玻璃基板試產 | 2024 年宣佈世宗工廠建設試產線，計劃 2026 年開始供應 |
有機基板（FC-BGA 載板）供應商：
| 公司 | 國家/地區 | 2023 年 FC-BGA 載板市場份額（行業估算） | 面板級載板版面配置 |
|---|---|---|---|
| Ibiden | 日本 | 全球第一，約 25-30% | 已開發面向 CoPoS 的 5/5 μm L/S 載板樣品，與日月光、安靠合作驗證 |
| Shinko Electric | 日本 | 全球前列，約 10-15% | 面板級載板技術研發中，主要配套英特爾等客戶 |
| 欣興電子 (Unimicron) | 中國臺灣 | 全球前列，約 10-15% | 2024 年宣佈投入面板級封裝基板開發，客戶為美國主要 AI 晶片設計商 |
| AT&S | 奧地利 | 歐洲最大載板商 | 2025 年投資者路演材料提及大規模基板技術儲備，具體客戶未公開 |
| 三星電機 (SEMCO) | 韓國 | 約 10-12% | 同時版面配置有機與玻璃兩條面板基板路線 |
市場份額資料來源：Prismark 2024 年全球 IC 載板行業報告以及野村 2025 年引用整理的行業共識區間，非精確審計資料。
核心裝置製造
面板級工藝帶來了對裝置的獨特需求。半導體光刻裝置與面板尺寸之間存在“真空地帶”，需要全新裝置解決方案。
RDL 光刻裝置：面板級的無掩膜直寫光刻機（Maskless Direct Imaging）是 CoPoS 的核心產能瓶頸。傳統晶圓步進式光刻機的曝光視場（shot size）約為 26mm x 33mm，無法高效覆蓋 500mm+ 面板。新一代面板級光刻裝置需要在 515mm x 510mm 或更大視場內實現 2 μm 級別的解析度和優於 ±1 μm 的套刻精度。
| 公司 | 國家/地區 | 核心裝置 | 行業地位 |
|---|---|---|---|
| SCREEN Semiconductor Solutions | 日本 | 面板級無掩膜光刻機 | 顯示面板光刻龍頭，正在向半導體封裝拓展，已推出面向面板級封裝的光刻系統 |
| 應用材料 (Applied Materials) | 美國 | PVD/CVD/電鍍裝置 | 面板級沉積裝置的領先供應商，2024 年財報提及先進封裝裝置訂單強勁增長 |
| 東京電子 (TEL) | 日本 | 塗膠顯影及蝕刻裝置 | 面板級塗膠顯影裝置已供貨多家封裝客戶 |
| Onto Innovation | 美國 | 面板級量測與檢測 | 面板級封裝專用缺陷檢測系統，2024 年已獲得多家客戶訂單 |
晶片貼裝裝置：
面板級貼片需要在大面積範圍內實現微米級精度，挑戰遠大於傳統封裝貼片。
| 公司 | 主要產品 | 2024 年面板級封裝貼片裝置進展 |
|---|---|---|
| ASM Pacific (ASMPT) | TCB/FC 貼片機 | 面板級熱壓鍵合（TCB）裝置已獲得頭部客戶訂單，2024 年貢獻營收低於 5%，但增速極高 |
| BESI (BE Semiconductor Industries) | 混合鍵合/FC 貼片 | 與面板級封裝客戶合作開發大版面晶片貼裝方案 |
| Kulicke & Soffa | 倒裝焊裝置 | 面板級封裝專用倒裝焊機已推出，2025 年目標送樣多家客戶 |
公開資料未見面板級貼片裝置市場規模或各公司份額的系統統計資料，上述資訊主要來自各公司年報和投資者電話會內容。
關鍵原材料
| 材料型別 | 代表產品/公司 | 在 CoPoS 中的角色 |
|---|---|---|
| ABF 膜（味之素堆積膜） | 味之素 (Ajinomoto Fine-Techno) | 有機基板路線中 RDL 層間的絕緣介質材料，味之素 ABF 在全球高階載板絕緣膜領域市佔率超過 90%（野村 2025 報告引用行業共識估算） |
| 電鍍銅化學品 | 安美特 (Atotech/MKS)、樂思化學 (MacDermid Alpha) | 面板級半加成法電鍍銅的新增劑和藥水方案 |
| 底部填充材料 (Underfill) | 納美仕 (Namics)、漢高 (Henkel) | 晶片與基板間的底層填充，需適應大面積面板的溫度迴圈 |
| 感光介質材料 | JSR、東京應化、杜邦 | RDL 光刻工藝用感光絕緣材料，面板級均勻塗布是一大挑戰 |
味之素 ABF 膜的壟斷風險提示：野村 2025 年報告特別指出，味之素 ABF 膜在先進封裝絕緣介質領域近乎壟斷的份額構成了 CoPoS 上游供應鏈的集中度風險。任何 ABF 產能中斷或價格大幅上漲都將直接衝擊有機基板路線的產能擴張。味之素 2024 年財報揭露 ABF 膜營收約為 1300 億日元（約 8.6 億美元），計劃 2025-2027 年繼續擴產，但具體擴產規模和時間表尚未完全公開。
下游
CoPoS 的下游應用場景以AI/高效能運算（HPC）晶片封裝為核心，逐步外溢至網路、自動駕駛和資料中心等領域。
AI 加速器與 GPU：最大需求驅動力
NVIDIA 下一代平台：公開資訊顯示，NVIDIA 在 B200（Blackwell）之後的 Rubin 平台預計將增加 Chiplet 數量，超出當前 CoWoS 單光罩面積限制。野村 2025 年報告推測，Rubin 架構或其後繼者可能率先採用基於面板的封裝方案，但 NVIDIA 尚未正式公開其封裝技術路線選擇。
Google TPU 和 AWS Trainium：兩大雲端運算自研 AI 晶片廠商面臨相似的“面積約束”問題。TPU v5p 和 Trainium2 均為大型單晶片設計，後繼版本若轉向多 Chiplet 架構，對面板級封裝的需求將顯著增加。公開報道顯示 Google 已評估多種先進封裝選項，但具體選型未公開。
AMD 和英特爾：AMD 已在其 MI300 系列上採用 Chiplet 架構（使用台積電 SoIC 和 CoWoS），未來可能評估面板級方案以降低成本。英特爾 Gaudi 3 和 Falcon Shores 平台可能優先採用內部玻璃基板封裝方案。
HPC 與資料中心 CPU
通用 HPC CPU 同樣受益於 CoPoS 提供的大面積互連能力：
- 英特爾至強（Xeon）和 AMD EPYC 的下一代產品可能將更多加速單元（如 AI 加速器、HBM 控制器）通過 Chiplet 異質整合。面板級方案可以將計算 Die、快取 Die 和 I/O Die 在更大面積內靈活排列，最佳化功耗和互連頻寬。
- 資料中心對系統封裝面積的需求增長，推動了一種被稱為“晶圓級系統”（Wafer-scale System）或“面板級系統”的超大封裝概念。CoPoS 面板面積的優勢使其成為該方向的天然載體。
網路交換晶片與 CPO
資料中心網路頻寬向 800G/1.6T 演進，交換晶片的 SerDes 通道數和總面積快速增長：
- Broadcom Tomahawk 5 和 6 系列交換晶片面積持續增加，未來可能超過單光罩面積。Broadcom 是 CoWoS 主要客戶之一，也是面板級封裝潛在的需求方。
- 半導體光學共封裝（CPO，Co-packaged Optics）需要將光引擎（PIC，光子積體電路）和電晶片（EIC，電子積體電路）近距離整合。面板級封裝提供的面積和佈線靈活性天然適合 CPO 的二維多引擎排列。Lightmatter、Ayar Labs 等矽光子公司與封裝產業鏈的合作已進入實質性階段（Lightmatter 2024 年 C 輪融資公告中的技術路線暗示，具體封裝方案未公開）。
自動駕駛與車規晶片
自動駕駛 SoC 的算力競賽同樣驅動晶片面積擴張：
- Tesla Dojo 訓練晶片採用自研 Chiplet 方案，未來訓練和車載 FSD 晶片可能受益於面板級封裝的面積擴充套件能力。
- 高通 Snapdragon Ride 和 Mobileye 的高階自動駕駛晶片在引入更多 AI 加速器後，面積壓力增加。但車規封裝對可靠性和 CTE 匹配的極高要求意味著 CoPoS 進入汽車領域的時間視窗將晚於資料中心，野村估計不會早於 2029 年。
下游客戶集中度提示：野村 2025 年報告指出，2025-2027 年 CoPoS 下游需求的 80% 以上將來自 NVIDIA、AMD、Google、AWS、Broadcom 五家，客戶集中度極高。任何一家主要客戶的需求波動或封裝路線變更都將對 CoPoS 產業鏈產生重大影響。
受益公司
CoPoS 的受益公司鏈涵蓋從材料到裝置到封裝的多個層級。以下公司列表基於野村 2025 年報告識別的主要玩家，不構成任何投資建議。
第一梯隊：核心受益者（營收彈性大）
| 公司 | 國家/地區 | 受益邏輯 | 與 CoPoS 相關營收的量化估算 |
|---|---|---|---|
| 味之素 (Ajinomoto Fine-Techno) | 日本 | ABF 膜全球壟斷，面板級封裝採用更多層 ABF，單體用量大幅增長 | 2024 年 ABF 營收約 1300 億日元（約 8.6 億美元），野村估算 2030 年有望達 3000-4000 億日元（若面板級需求爆發） |
| Ibiden | 日本 | 全球最大 FC-BGA 載板廠，技術領先，直接受益於面板級有機基板量產 | 2023 財年封裝載板營收約 4300 億日元（約 28.5 億美元），其中面向 AI 的先進載板佔比持續提升 |
| SCREEN Semiconductor | 日本 | 面板級無掩膜光刻機的核心供應商，掌握關鍵產能瓶頸裝置 | 2023 財年半導體裝置營收約 3000 億日元（約 20 億美元），先進封裝裝置增速突出 |
| ASM Pacific (ASMPT) | 中國香港 | 面板級晶片貼裝裝置領導者，TCB 裝置直接受益於大面積封裝需求 | 2024 年營收約 20 億美元，先進封裝業務佔比約 10%，增速 50%+（公司 2024 中報揭露） |
| 日月光 (ASE) | 中國臺灣 | 全球最大 OSAT，積極版面配置面板級封裝服務，營收彈性隨CoPoS滲透率上升 | 2024 年封裝營收約 170 億美元，先進封裝佔比約 20%，公司預計面板級封裝 2028 年開始貢獻可觀營收（日月光 2024 投資者日公開材料） |
第二梯隊：間接受益者（業務佔比提升）
| 公司 | 國家/地區 | 受益邏輯 |
|---|---|---|
| 安靠 (Amkor) | 美國/韓國 | 全球第二大 OSAT，與台積電有 CoWoS 配套合作，面板級封裝版面配置中 |
| 日本電氣硝子 (NEG) | 日本 | 玻璃基板材料供應商，解決大面積熱穩定性的關鍵 |
| 安美特 (Atotech/MKS) | 美國/德國 | 面板級電鍍藥水全球龍頭，先進封裝電鍍市場的主導者 |
| 應用材料 (Applied Materials) | 美國 | 面板級沉積和電鍍裝置供應商 |
| 東京電子 (TEL) | 日本 | 面板級塗膠顯影裝置供應 |
| 欣興電子 (Unimicron) | 中國臺灣 | 先進 FC-BGA 載板製造商，產能擴張中 |
| 力成 (PTI) | 中國臺灣 | 封測廠，面板級封裝技術研發參與方 |
第三梯隊：終端需求驅動者（自研自用為主）
| 公司 | 核心自研方向 | 可能的CoPoS應用 |
|---|---|---|
| 英特爾 (Intel) | 玻璃基板面板級封裝，自有工廠 | Falcon Shores 及後續 AI/HPC 產品 |
| 台積電 (TSMC) | 面板級 RDL 工藝研發（嘉義研發中心） | 為 NVDIA/AMD/Google 等客戶提供CoPoS替代方案 |
| NVIDIA | 晶片架構和封裝規範定義 | 2028 年後可能的 Rubin 後繼平台 |
| 三星 (Samsung) | 自主研發玻璃基板封裝+邏輯代工一體化服務 | 自研 AI 晶片及代工客戶 |
免責宣告：以上所有關於公司受益的分析均基於公開資訊和野村 2025 年報告的產業趨勢判斷，不構成對任何公司股價表現、盈利能力或投資價值的預測。各公司業績受到多重因素影響，CoPoS 推進進度存在重大不確定性。
市場規模
面板級封裝市場的多維估算
由於 CoPoS 尚處於產業驗證到量產的過渡期，市場上不存在精確的第三方審計資料。不同口徑的估算存在較大差異，以下綜合野村 2025 年報告、Yole Group 2024 年先進封裝報告和 Prismark 2024 年基板市場研究的公開摘要資料。
口徑一：面板級封裝整體市場（含玻璃與有機基板，含封裝服務、基板和裝置所有營收）
| 年份 | 野村估算（2025.06） | Yole 估算（2024.10） | 市場階段 |
|---|---|---|---|
| 2024（基線） | 約 2.0 億美元 | 約 1.5-2.5 億美元（含部分原型和試產營收） | 驗證期 |
| 2025 | 約 5.2 億美元 | — | 首批試產線投產 |
| 2027 | 約 18 億美元 | 約 12-15 億美元（2027 年面板級封裝子市場口徑） | 量產爬坡 |
| 2030 | 約 38 億美元 | 約 25-35 億美元（2030 年面板級封裝子市場口徑） | 主流滲透 |
資料口徑說明：野村 2025 年報告將 CoPoS 定義為一個獨立的新興賽道進行自下而上的產業鏈加總估算；Yole 口徑為面板級封裝（Panel Level Packaging）的整體市場，兩者在細分覆蓋上可能有少量差異。本表為公開二手資料的摘錄對比，非原創測算。
口徑二：面板級封裝基板市場（只含玻璃基板和先進有機基板的裸板銷售）
野村估計，2025 年全球面板級封裝基板（含玻璃和有機芯板）的裸板市場約為 1.2-1.5 億美元，2030 年有望增至約 12 億美元。基板價值在面板級封裝總成本中佔比約 30-40%（野村引用行業通用成本結構估測）。
口徑三：CoPoS 相關裝置市場
野村拆分了光刻、電鍍、貼片和檢測四大裝置環節，估計 2025 年合計裝置支出約為 1.5-2 億美元，2027 年有望達到 5-7 億美元，2030 年約 12-15 億美元（均為面板級封裝專用裝置的採購口徑，不含通用封裝裝置）。
市場規模驅動因子的分解
野村 2025 年對 CoPoS 市場規模的測算架構由以下引數驅動：
1. AI 加速器出貨量假設：
- 2025 年全球 AI 訓練/推論加速器出貨量約 500-600 萬顆（含 GPU/TPU/ASIC）
- 2027 年約 1100-1400 萬顆
- 2030 年約 2500-3500 萬顆 （上述為野村半導體團隊 AI 晶片模型的封裝需求量口徑，包含所有封裝方案）
2. CoPoS 在 AI 加速器中的滲透率假設：
- 2025 年：約 1%（幾乎可忽略的工程樣品階段）
- 2027 年：約 5-8%
- 2030 年：約 15-20%
3. 單片 CoPoS 封裝的 ASP 假設：
- 2025 年（驗證階段）單片高 ASP，約 300-500 美元（小批次工程品）
- 2027 年（早期量產）約 150-250 美元/片
- 2030 年（規模量產後）約 80-150 美元/片 （ASP 口徑：封裝服務總價，含基板、封裝加工和測試，不含晶片自身成本）
不確定性提示
野村 2025 年報告在釋出市場規模預測時聲明瞭如下核心不確定性：
- 面板級細線路良率能否在 2027 年前達到經濟性閾值存在風險；
- 台積電 CoWoS 如果在成本端實現超預期最佳化，可能推遲客戶轉向 CoPoS 的時間；
- AI 晶片出貨量假設受宏觀和產業週期影響，存在大幅上修或下修可能。
建議讀者將所有 2027 年後市場預測視為“情景分析型參考”而非確定性預言。
玩家對比
CoPoS 競爭格局可從代工模式 vs. OSAT 模式、有機 vs. 玻璃路線和地域維度三個視角進行結構化對比。
代工模式 vs. OSAT 模式
| 維度 | 台積電 (TSMC) | 日月光 (ASE) + 安靠 (Amkor) 聯盟 |
|---|---|---|
| 核心策略 | 將面板級封裝整合進“前道+後道”一體化服務，維持“一站式”交付壁壘 | 聯合基板廠、材料廠建置面板級封裝水平分工體系 |
| 基板來源 | 預期自研為主，或與選定基板廠深度繫結（尚未正式公開） | 與 Ibiden、欣興等獨立基板廠商合作，保持供應鏈多元化 |
| 目標客戶 | NVIDIA、AMD、Google 等頂級大客戶的高階訓練晶片 | 中高階 AI 推論晶片、HPC、網路晶片等更廣譜客戶 |
| 技術差異化 | 類前道光刻精度的面板 RDL 能力，與 CoWoS 形成高低搭配 | 面板級 SIP 和異質整合的系統化經驗積累，靈活性強 |
| 量產時間表 | 未正式公開（行業推測 2027-2028 年具備早期量產能力） | 目標 2027-2028 年首批次產出貨（日月光 2024 投資者日） |
| 潛在優勢 | 與頭部客戶的深度繫結，製程協同能力 | 產能擴張靈活性更高，客戶覆蓋面廣，不受單一晶片路線繫結 |
| 潛在短板 | 產能資源被 CoWoS 擠佔，面板級並非台積電短期內首要擴產方向 | 前道光刻工藝積累不如台積電，細線路良率追趕需要時間 |
來源：野村 2025 年報告競爭格局分析，各公司公開揭露資訊的交叉比對。