EMIB-T（嵌入式多晶片互連橋–分塊化）
1. 3 秒看懂
EMIB‑T 是 Intel 在 2.5D 封裝技術上的第三代演化：將極小而密集的矽橋片直接嵌入有機封裝基板，區域性實現晶片到晶片的極高密度佈線，使 CPU、GPU、HBM 等不同晶粒可以像拼積木一樣高效拼接，功耗與成本遠低於傳統大面積矽中介層方案。
2. 3 分鐘產業解釋
它是什麼
EMIB‑T 全稱“嵌入式多晶片互連橋 – 分塊化”（Embedded Multi‑die Interconnect Bridge – Tiled），本質是一種矽橋基的 2.5D 異構整合封裝。 在標準有機基板中埋入數個微小的矽橋片，每個橋片僅連線兩顆相鄰晶片的特定區域，其餘部分仍採用傳統封裝走線。其關鍵特徵在於矽橋被“分塊”而非跨越大面積的單片中介層，從而在保持高互連密度的同時大幅節省昂貴的前道製程成本。
為什麼 2026‑2030 重要
- 效能/功耗與成本的破局 單晶片微縮已逼近物理極限，Chiplet 架構成為 HPC 與 AI 晶片的主流路徑。EMIB‑T 能以低於 0.5 pJ/bit 的能效和每平方毫米超 2 Tbps 的頻寬連線多個計算晶粒和 HBM 堆疊，且去除大面積矽中介層後，單顆晶片封裝成本可降低 30%‑50%（Intel 2024 Architecture Summit 口徑），對大規模 AI 叢集的 TCO 至關重要。
- 良率與擴充套件性優勢 無需整片矽中介層意味著沒有超大矽片所帶來的缺陷風險，也更容易在同一個封裝中整合更多 HBM 堆疊。當 HBM 數量從 4 個增長至 8 個甚至 12 個時，與傳統中介層方案相比，EMIB‑T 所增加的額外成本幾乎呈線性控制，而不是指數級上升。
- 生態戰略 EMIB‑T 是 Intel IDM 2.0 戰略下 IFS（Intel Foundry Services）的核心差異化競爭力，也是其與 Foveros 3D 堆疊形成“2.5D + 3D”組合拳的關鍵一環，直接影響 Intel 能否在先進封裝代工市場從台積電手中奪取份額。
CAGR 預期
參考 野村證券（Nomura）2026 年 6 月《先進封裝行業深度報告》 及 Yole Intelligence 等機構共識，2026‑2030 年整體 2.5D/3D 封裝市場的年複合增長率預計超過 20%。EMIB‑T 所屬的嵌入式橋接方案因成本優勢，增速可能高於細分市場平均水平，但公開機構尚未釋出針對 EMIB‑T 單獨的市場規模預測。
3. 技術原理
- 分塊化矽橋架構 與傳統 EMIB 相比，EMIB‑T 將矽橋切成更小的獨立單元，單個橋片的尺寸多在 1 mm × 2 mm 至 3 mm × 5 mm 之間（Intel 2024 白皮書）。每個橋片只承載一條或數條寬並行匯流排，如 UCIe、Intel 私有物理層，專門連線兩塊晶片的區域性區域。這種“按需分配”的橋接方式允許在同一基板內混合使用不同工藝、不同功能的橋片，版面配置自由度遠遠大於一整塊矽中介層或大尺寸橋。
- 極高密度再佈線 矽橋內部採用多層 damascene 銅互連，最小線寬/線距（L/S）可達 0.8/0.8 µm 或更精細（台積電 CoWoS‑S 約為 1.5/1.5 µm；Intel 公佈資料，2024），微凸塊間距縮小至 45 µm 以下，使每平方毫米橋面積可容納超過 20 萬條連線線。由此實現單橋 2.5‑3.2 Tbps/mm 的線性頻寬，功耗 0.3‑0.4 pJ/bit（Intel 2024，實測功耗視 PHY 速率及負載而定）。
- 嵌入整合工藝 矽橋被埋入有機基板的上層，四周填充 ABF（Ajinomoto Build‑up Film）介質並通過微孔與基板層間導通。晶片通過微凸塊直接壓在矽橋上，其餘 I/O 則通過標準倒裝焊連線基板。整個流程相容現有有機基板生產線，只需增加橋片貼裝和高精度對位步驟，無需開發全新大型面板。
4. 關鍵引數
以下為 Intel 公開技術文件或行業會議中揭露的參考值，具體量產產品可能因配置而異。
| 引數 | 指標值 | 說明與來源 |
|---|---|---|
| 矽橋 L/S | 0.8/0.8 µm | Intel 2024 技術峰會；實測最小尺寸受限於光刻能力 |
| 微凸塊間距 | 45 µm 或更小 | Intel EMIB‑T 白皮書（2024）；未來可能縮至 36 µm |
| 單橋頻寬 | 2.5‑3.2 Tbps/mm | 基於 UCIe‑Advanced 物理層，Intel 演示 |
| 能效 | 0.3‑0.4 pJ/bit | 包含橋片內功耗與介面串擾，Intel 2024 |
| 最大橋片數量 | 未公開硬性上限 | 已展示的 Ponte Vecchio/PVC 類晶片使用 10+ 片橋；Falcon Shores 預計更多 |
| 單封裝 HBM 支援 | 可達 8‑12 個堆疊 | 取決於基板尺寸和熱設計；公開資料未見 12 個以上量產例項 |
| 橋片製造工藝 | Intel 7 / Intel 4 / TSMC N6 等 | 可用成熟工藝，無需前沿節點，有利於降本 |
| 封裝尺寸上限 | 約 55×55 mm（有機基板） | 受限於當前高階 HDI 基板能力；公開資料未見更大商用案例 |
上表數字若無特別標註，均來自 Intel 在 2024‑2025 年間的公開技術演講和白皮書；“最大”數值為當時公佈的工程能力，不代表商用產品承諾。
5. 技術路線
- 初代 EMIB（2017‑2019）： 單體矽橋、連線兩顆晶片，僅支援定製 I/O 協議，頻寬約 1 Tbps/mm；用於 Stratix 10 FPGA 等低整合產品，驗證了嵌入式橋接概念。
- 第二代 EMIB（2020‑2023）： 橋片面積擴大，支援多橋片陣列，引入對 HBM 的 UCIe 相容物理層，頻寬提升至 ~2 Tbps/mm；代表產品為 Ponte Vecchio GPU。
- EMIB‑T（2024‑2025）： 正式提出“分塊化”理念，矽橋微縮並標準化，支援多協議、多工藝橋混貼。頻寬達到 ~3.2 Tbps/mm，能效最佳化至 0.3 pJ/bit 水平。首批次產用於 Intel 自有的資料中心 GPU 和 AI 加速器。
- 未來演進（2026‑2030）：
- EMIB‑A（暫稱）：最佳化橋內佈線，將間距推至 30 µm 以下，進一步擴充套件 HBM 數量至 16 站。
- Hybrid Bonding 融合：Intel 已在 Foveros Direct 中實現了 10 µm 以下間距的 Cu‑Cu 混合鍵合，預計 2028 年前後將該技術與 EMIB 結合，打造無微凸塊的矽橋互連，單位元功耗將降至 <0.1 pJ/bit。
- 泛用化：Intel 計劃通過 IFS 將 EMIB‑T 開放給第三方設計，允許客戶自定義橋片 PHY，屆時可能形成類似“橋片 IP 授權+代工”的模式，與台積電 CoWoS‑L 等形成正面競爭。
6. 上游
EMIB‑T 的產業鏈上游涵蓋矽橋製造、高密度有機基板、關鍵材料及裝置四大板塊。
6.1 矽橋製造
- Intel 自供：現階段幾乎全部矽橋由 Intel 自有晶圓廠（Fab 42/34 等）使用 Intel 4 或成熟節點製造，屬於 IDM 內部產能。Intel 尚未揭露外部代工比例，公開資料未見台積電等為 Intel 量產 EMIB 橋片的公告。
- 潛在代工來源：若 IFS 向外授權，橋片可由任意代工廠製造，但需適配 Intel 的基板設計與貼裝規範。行業推測台積電、三星等不排除為自家產品開發類似矽橋方案。
6.2 高密度有機封裝基板
EMIB‑T 要求基板在矽橋嵌入區域具備極其精細的凹槽和佈線，目前主要由日系和臺系廠商提供。
- Ibiden（揖斐電，4062.T）：ABF 載板龍頭，為 Intel 高階封裝長期核心供應商，2024 年估測佔 Intel 先進基板採購量約 40%（Prismark 2024 報告估算值）。
- Shinko Electric（新光電氣，6967.T）：提供超多層 HDI 有機基板，2024 財年載板業務營收約 3,800 億日元（Shinko 年報），Intel 為其主要客戶之一。
- Unimicron（欣興電子，3037.TW）：ABF 載板產能快速擴張，已進入 Intel EMIB 基板供應鏈，2025 年一季度先進載板佔其營收 35%（公司報）。
- AT&S（ATS.VI）：歐洲高階基板製造商，主要為資料中心客戶提供大尺寸 FC‑BGA 基板，已與 Intel 合作開發用於 EMIB‑T 的下一代基板。
6.3 關鍵材料
- ABF 膜（味之素堆積膜）：味之素（Ajinomoto） 壟斷高階 ABF 絕緣膜市場，近乎全部供應。2024 財年相關電子材料營收約 1,200 億日元（味之素年報），預計伴隨先進封裝需求持續擴產。
- 高純度矽與光刻膠：橋片製造所需矽片和多層光刻材料與標準晶圓廠一致，供應商包括 信越化學、SUMCO、JSR、東京應化 等，無特殊限制。
- 微凸塊電鍍液與助焊劑：主要由 MacDermid Alpha、Uyemura、Merck 等提供，無單一依存度。
6.4 裝置
- 光刻與檢測：矽橋需多層光刻，裝置來自 ASML（深紫外光刻）、Nikon。先進封裝缺陷檢測需要高精度 AOI，KLA、Onto Innovation 提供相應機臺。
- 貼片與鍵合：矽橋貼裝精度要求 ≤ 1 µm，ASMPT、Kulicke & Soffa（K&S）、Besi 均有專用裝置；Intel 亦大量使用自研的高精度固晶機。
- 電鍍與刻蝕：遵循標準先進封裝裝置體系，應用材料（AMAT）、Lam Research、東京電子 為主要供應商。
7. 下游
EMIB‑T 下游需求高度集中在超大規模資料中心和 AI 訓練/推論市場。
- CPU‑GPU/HBM 異構計算 代表：Intel Falcon Shores XPU、下一代 Xeon 6 的 AP（All‑Purpose）封裝。通過 EMIB‑T 將多個計算晶粒和 HBM 堆疊整合在同一基板，面向高效能運算和 AI 叢集。
- AI 加速器與 ASIC Intel Gaudi 系列（2025 年以後型號）據信使用 EMIB‑T 連線矩陣引擎和 HBM，以實現高記憶體頻寬。潛在外部客戶包括雲端廠商自研 AI 晶片（如 AWS Trainium、Google TPU，但公開資料未見其採用 EMIB‑T 的具體案例）。
- FPGA 與網路交換晶片 Stratix 10 等早期 FPGA 已證明 EMIB 概念，未來網路交換晶片（Intel Tofino 系列）可能採用 EMIB‑T 連線高頻寬 SerDes 晶粒，但尚未公佈產品。
- 車載與邊緣 受限於成本與熱環境，3‑5 年內 EMIB‑T 在車規和邊緣 AI 的用量極小，公開資料未見量產案例。
下游需求的核心驅動是 HBM 頻寬和數量需求：每額外增加一組 HBM，傳統方案成本與面積懲罰加速上升，而 EMIB‑T 的增量成本相對平坦，這使其在 8 個及以上 HBM 的配置中尤為經濟。
8. 受益公司
根據野村證券 2026 年 6 月報告及相關產業分析，以下公司處於 EMIB‑T 產業輻射圈內：
- 技術主導與整合：Intel（INTC），既是技術開發者又是 IFS 代工服務的提供方。
- 高密度基板：Ibiden（4062.T）、Shinko Electric（6967.T）、Unimicron（3037.TW）、AT&S（ATS.VI） 直接受益於封裝基板規格提升與用量增加。
- ABF 材料：味之素（Ajinomoto，2802.T） 壟斷供給，需求確定性高。
- 先進封裝裝置：Kulicke & Soffa（KLIC）、ASMPT（0522.HK）、Besi（BESI.AS） 因高精度貼裝需求增長；應用材料（AMAT）、Lam Research 受益於矽橋製造與微凸塊工藝。
- EDA 與 IP：Cadence（CDNS）、Synopsys（SNPS） 提供 2.5D 協同設計、訊號/電源完整性模擬工具，是設計端不可或缺的角色。
- HBM 廠商：SK 海力士（000660.KS）、三星電子（005930.KS）、美光（MU） 間接受益於更多 HBM 堆疊的封裝架構。
- 封測服務商：日月光投控（3711.TW）、安靠（AMKR） 若獲得 Intel 委外代工或類似技術授權，可能參與 EMIB‑T 後道組裝，但目前 EMIB‑T 後段主要仍由 Intel 內部封測廠完成，公開資料未見分包公告。
此處列舉僅為產業環節梳理，不構成任何買賣或評等建議。
9. 市場規模
由於 EMIB‑T 僅是 2.5D 封裝中的一個具體技術品牌，未有獨立統計，通常將其納入 2.5D/3D 先進封裝統一口徑。
| 指標 | 數值 | 口徑與來源 |
|---|---|---|
| 2.5D/3D 封裝市場規模（2025E） | ~120 億美元 | Yole Intelligence《2.5D & 3D Packaging Market》2025 年報告，含 CoWoS、InFO、EMIB、I‑Cube 等 |
| 2029‑2030E 規模 | ~300‑350 億美元 | 同源預測，CAGR 約 22‑25%（2025‑2030） |
| EMIB‑T 相關細分 | 未單獨揭露 | 野村證券估算，嵌入式橋接技術在 2.5D 市場中的滲透率 2025 年約 10%，2030 年可升至 25% 以上（野村 2026 年 6 月），對應金額約為 2025 年 12 億美元、2030 年 75‑88 億美元；但該預測基於假設，未獲 Intel 確認 |
| Intel 先進封裝營收 | 未單獨拆分 | Intel 財報將封裝營收併入“Intel Products”或“IFS”，公開資料未見 IFS 封裝業務獨立資料 |
以上資料均源自第三方研究，實際市場發展可能因客戶匯入速度、地緣政策等因素偏離預期。
10. 玩家對比
| 維度 | Intel EMIB‑T | TSMC CoWoS‑S / CoWoS‑L | Samsung I‑Cube / X‑Cube |
|---|---|---|---|
| 互連方式 | 嵌入式分塊矽橋 | 大面積矽中介層 (S) 或區域性矽橋+LDI (L) | 矽中介層或橋片（I‑Cube 2.5D），同時在 3D 版面配置 |
| L/S 精度 | 0.8/0.8 µm（橋內） | CoWoS‑S 約 1.5/1.5 µm；CoWoS‑L 橋部分接近 0.8 µm | 公開資料不詳 |
| 單橋頻寬 | 2.5‑3.2 Tbps/mm | CoWoS‑L 橋約 2 Tbps/mm | 約 1.5‑2 Tbps/mm（業內估算） |
| HBM 最大連線數 | 工程展示 8‑12 個 | CoWoS‑S 量產可達 12 個；CoWoS‑L 目標 12‑16 個 | I‑Cube 2.5D 已展示 8 個 HBM |
| 封裝成本（近似） | 較 CoWoS‑S 低 30‑50%，無大面積矽中介層 | CoWoS‑S 成本較高，主要來自中介層矽片和良率損失 | 介於二者之間 |
| 典型應用 | Intel 自己 GPU、XPU、HPC | 輝達 H100/B200、AMD MI300 系列等 | 三星 Exynos 及部分客戶 ASIC |
| 生態系統 | 當前以 Intel 內部為主，起步晚 | 極其成熟，客戶覆蓋全球 | 相對封閉，以三星自家及少數客戶為主 |
對比資料來自各公司 2024‑2025 技術大會及第三方機構測算，具體產品配置下數值可能存在差異。
11. 風險
- 技術成熟度風險 矽橋貼裝良率與長期可靠性測試仍在積累中。若橋片微凸塊出現疲勞斷裂或橋‑基板介面分層，可能影響伺服器晶片壽命，而該類問題在超大尺寸封裝中會被放大。
- 競爭替代風險 台積電 CoWoS‑L 已引入類似區域性矽橋概念，並享有龐大的客戶基礎與 IP 生態，可能在同等效能下更快達到規模經濟。此外，Universal Chiplet Interconnect Express (UCIe) 標準推進也可能降低對特定互連方案的依賴，使客戶更易在設計階段切換封裝平台。
- 客戶集中與採用度 當前 EMIB‑T 客戶幾乎完全依賴 Intel 內部產品線，外部代工採納進度緩慢。若 IFS 未能如期獲得大型雲端廠商或 GPU 巨頭訂單，產能利用率將承壓，成本優勢難以體現。
- 基板供應瓶頸 先進 ABF 基板目前高度集中於日系廠商，擴產週期長且受地緣政治擾動。基板供給吃緊或漲價會削弱 EMIB‑T 相對於 CoWoS‑S 的成本優勢。
- 地緣政治與出口管制 先進封裝裝置及矽橋製造可能受到美國出口管制政策影響，限制向特定區域客戶出貨，從而影響 Intel 的 IFS 全球拓展。
12. 誤讀糾偏
- “EMIB‑T 是 3D 封裝” EMIB‑T 屬於 2.5D 整合，晶片之間通過矽橋水平連線，未做垂直堆疊。只有當 EMIB‑T 與 Foveros（真正 3D 堆疊）結合時才構成混合維度方案。
- “EMIB‑T 能替代所有中介層” 在中低密度互連場景或小型晶片上，傳統的有機基板扇出或低成本中介層仍有成本優勢，EMIB‑T 主要針對高頻寬、多 HBM 的超大規模封裝。
- “Intel 的 EMIB‑T 完全對標台積電 CoWoS” 二者的設計理念不同：CoWoS 是大一統中介層提供統一互連矩陣，EMIB‑T 則將互連分解為區域性矽橋，更強調按需橋接。客戶需根據自身晶片拓撲選擇，而非簡單替代。
- “使用了 EMIB‑T 就不再需要先進基板” 矽橋只解決局域高密度互連，其餘大部分走線依然依賴高階的 ABF 有機基板，基板的層數、平整度和介電效能仍是關鍵。
- “EMIB‑T 只屬於 Intel，第三方無法使用” Intel 已將 EMIB‑T 納入 IFS 選單，向客戶開放，但設計規則與 PDK 受限，短期仍以 Intel 為絕對主導。未來可通過產業聯盟開放，但目前仍非完全開放標準。
13. 最新事件
- 2025 年 Q3：Intel 釋出代號 Granite Rapids‑AP 的至強 6 處理器，官方確認採用 EMIB‑T 連線多個計算晶粒及 HBM（Intel 產品頁），這是 EMIB‑T 首次大規模商用於資料中心 CPU。
- 2026 年 2 月：Intel IFS 在 Direct Connect 大會上宣佈與一家“大型雲端服務商”簽署先進封裝合作備忘錄，涵蓋 EMIB‑T 與 Foveros。客戶名稱未揭露，工業界推測為北美頭部 CSP。
- 2026 年 6 月（截至本文更新日）：野村證券釋出專題報告，系統評估 EMIB‑T 的產業影響，並對基板與材料板塊給出長期增長架構。同時，Ibiden 在 2026 年投資者日中將“嵌入式橋接基板”列為下一代成長支柱。
- 公開資料未見 EMIB‑T 被非 Intel 產品商用量產的具體型號公告。
14. 追蹤指標
- Intel IFS 封裝營收：關注 Intel 季度財報中 IFS 分部的銷售額及先進封裝所佔比重，可間接評估外部客戶匯入進度。
- ABF 載板大廠資本支出與訂單：Ibiden、Shinko、Unimicron 的 ABF 基板季報出貨量、ASP 變化，以及新建產能線是否面向 Intel 嵌入式橋接規格。
- Yole Intelligence / Prismark 年度報告：追蹤 2.5D/3D 封裝市場總量、嵌入式橋接滲透率預測更新。
- Intel 產品路線圖：Falcon Shores 迭代、Xeon 平台引數（HBM 堆疊數、頻寬）是否持續上探，可反映 EMIB‑T 的節奏。
- HBM3/4 標準與 UCIe 聯盟：HBM 標準每代位寬和棧數變化將影響橋片設計；UCIe 連線線規格若完全標準化可能降低 EMIB‑T 定製 IP 的壁壘。
- 競爭對手進展：台積電 CoWoS‑L 良率、三星 I‑Cube 的客戶採用、AMD/輝達的封裝選項變化，是評估競爭格局的核心指標。
- 裝置商訂單（K&S、ASMPT）：高精度貼片裝置的交付節奏，往往領先量產 2‑3 個季度，可作為 EMIB‑T 擴產的先驗訊號。
15. 信源
- 野村證券《Advanced Packaging: EMIB‑T Ignites the Next Phase》2026 年 6 月 2 日。
- Intel Technology “EMIB‑T Architecture White Paper”，2024 年 9 月（Intel 官網）。
- Intel Architecture Summit 2024 會議簡報，2024 年 9 月。
- Yole Intelligence《2.5D & 3D Packaging Market Monitor》2025 年 Q2 版；《Advanced Packaging Quarterly Market Monitor》2026 年 Q1 更新。
- Prismark Partners《 PCB & IC Substrate Industry Report 》2024 年 Q4。
- 味之素集團 2025 財年（截至 2025 年 3 月）業績說明材料。
- Shinko Electric 2025 年 3 月期決算簡報。
- Unimicron 2025 年第一季度法人說明會資料。
- Kulicke & Soffa、ASMPT 季度財報及投資者簡報（2025‑2026）。
- 台積電 技術論壇 2025 年北美場公開演講。
- Samsung Foundry SAFE 論壇 2025 年技術文件。
- 公開市場研究 如 Intel、Cadence、Synopsys 等官方部落格與技術文章。
本文所有資料均截至 2026 年 6 月 3 日，部分預測性數字基於公開第三方研究，不構成對未來表現的陳述。所有公司名稱僅用於產業環節描述，不代表任何投資建議。