邊界掃描（JTAG/鏈式封裝）
① 3秒看懂
邊界掃描（Boundary Scan）是一項基於IEEE 1149.1標準的晶片級可測性設計（DFT）技術。它在晶片的每個數字I/O管腳旁插入一個邊界掃描單元（Boundary Scan Cell, BSC），將這些單元串聯成一條或多條移位暫存器鏈，通過專用的JTAG（Joint Test Action Group）介面（TDI/TDO/TMS/TCK）實現對晶片間互連以及晶片內部部分邏輯的非侵入式測試與除錯。一句話：用晶片內部電路替代物理探針，測試電路板的焊接和連線。
② 3分鐘產業解釋
邊界掃描是什麼？ 在每顆支援JTAG的晶片內部，靠近焊盤的位置設有一組標準化掃描觸發器（即BSC），所有觸發器串接成一個長鏈。當測試啟動，外部邊界掃描控制器通過4線或5線測試匯流排將測試圖形序列移入鏈中，驅動晶片輸出管腳；而後把輸入管腳捕獲到的電平再序列移出，比對即可發現PCB佈線短路、開路、連錫以及晶片管腳虛焊等故障。這一過程完全依靠晶片自身的掃描鏈，省去了傳統ICT（線上測試）所需的密集測試探針與專用夾具。
為什麼邊界掃描不可或缺？
- 高密度封裝的必然要求：隨著BGA、CSP、WLP等精密封裝普及，引腳隱藏在晶片底部，物理探針幾乎無從下針。邊界掃描成為唯一能夠直接測試每個管腳連線的手段。
- 測試成本與覆蓋率的平衡器：對同一板卡，邊界掃描可減少或取消ICT治具，顯著降低治具製作費用和維護成本，同時彌補飛針測試速度慢、覆蓋率不足的短板。
- 板上程式設計與系統除錯的基座：除測試互連外，JTAG介面還被廣泛用於對板載Flash儲存器程式設計、CPLD/FPGA線上配置、嵌入式處理器的除錯接入。可以說，現代電子系統的“生命力”很大程度上依賴這一條掃描鏈。
典型應用場景：
- 高階伺服器主機板、交換器背板的產線全檢；
- 汽車ECU、ADAS域控制器的可靠性驗證；
- 航空航天、國防電子裝備的邊界內測與板級維修；
- SoC晶片以及多die合封（SIP/3D IC）的裸片間互連測試。
③ 技術原理
3.1 邊界掃描單元與掃描鏈架構
圖景：每一枚支援邊界掃描的晶片，其I/O緩衝器與內部核心邏輯之間被插入一對路徑——正常功能路徑和掃描路徑。邊界掃描單元由多路選擇器和多個捕獲/更新觸發器構成，包含四種資料暫存器模式：
- 捕獲：將來自引腳或內部邏輯的即時訊號鎖存到暫存器；
- 移位：構成掃描鏈，資料在TCK脈衝下逐位從TDI向TDO移動；
- 更新：將移位完成的值鎖存到輸出驅動，驅動引腳；
- 保持：維持當前輸出，防止測試期間狀態跳變。
所有邊界掃描單元在晶片內串聯形成一條鏈（或多條鏈），並與指令暫存器、旁路暫存器等共同連線到TAP（Test Access Port）控制器。
3.2 TAP控制器與標準指令集
TAP控制器是一個16狀態同步狀態機，由TCK驅動，通過TMS控制狀態跳轉。其中核心操作在SHIFT-DR、SHIFT-IR等狀態下完成。公開標準IEEE 1149.1定義了必備指令與可選指令：
- EXTEST（外部測試）：強制輸出管腳由掃描鏈驅動，測試板級互連。這是邊界掃描最經典的應用。
- SAMPLE/PRELOAD（取樣/預載入）：在不干擾晶片正常工作的前提下采樣管腳狀態，或在進入EXTEST前預置輸出資料。
- INTEST（內部測試）：隔離輸出，對晶片內部核心邏輯施加測試向量，雖然現實中較少用於複雜SoC。
- BYPASS（旁路）：旁路當前晶片的邊界掃描鏈，僅用1位旁路暫存器穿過，縮短整個板級掃描鏈，提升測試速度。
- IDCODE（身份識別）：讀取晶片製造商、型號和版本，用於自動測試資源識別。
- CLAMP/HIGHZ（鉗位/高阻）：可選的輔助指令，用於降低測試時功耗或保護外部電路。
3.3 物理介面訊號
標準四訊號含：
- TCK（測試時鐘）：同步整個操作，頻率通常為1 MHz
100 MHz，板級實際常用1050 MHz。 - TMS（測試模式選擇）：與TCK一起控制TAP狀態跳轉。
- TDI（測試資料輸入）：序列資料輸入。
- TDO（測試資料輸出）：序列資料輸出。 可選訊號TRST（測試復位）用於非同步復位TAP控制器，在大型多晶片掃描鏈中推薦使用。
3.4 測試向量的生成與故障模型
邊界掃描可以檢測的故障主要包括：互連開路、固定高/低（Stuck-at）故障、橋接短路、對電源/地短路。對於差分訊號（如LVDS），傳統直流測試難以發現電容類失效，IEEE 1149.6因此引入了交流測試引數，通過注入跳變脈衝並檢測接收端電平翻轉時間與幅度來判斷耦合電容開路或阻抗異常。ATPG工具（如Siemens Tessent、Synopsys TestMAX、Keysight x1149軟體）根據網表和邊界掃描鏈拓撲自動生成測試向量，並自動計算覆蓋的故障模型數量。
④ 關鍵引數
4.1 掃描鏈長度（總位數）
指板上所有串聯晶片的邊界掃描單元數量總和加上指令暫存器及旁路暫存器位。鏈長 n 直接決定一次全掃描向量的移位週期數，測試時間與鏈長成正比。典型中端交換器主機板鏈長可達5000~30000位（2023年主流通訊裝置）。
4.2 測試時脈頻率（TCK）
TCK決定移位速度。通常受限於板級走線質量、聯結器頻寬和TAP控制器速度。工業主流TCK為10~50 MHz，最高可到100 MHz（需短走線、阻抗受控PCB）。配合旁路指令及多鏈架構，可減少對總測試時間的影響（來源：Keysight x1149平台技術手冊，2023年版）。
4.3 測試覆蓋率（以缺陷模型計）
邊界掃描對板級互連的測試覆蓋率可達90%~99%（針對短路、開路、橋接模型）。但對晶片內部邏輯的覆蓋率有限，需配合內部掃描和ATPG提升整體DFT覆蓋率（來源：Siemens Tessent應用筆記）。對於差分訊號的交流故障，符合1149.6的測試覆蓋率通常能達到85%~95%（來源：IEEE 1149.6標準文件及Keysight實測案例）。
4.4 管腳數與測試通道
一個邊界掃描控制器通常可同時驅動多組JTAG埠（多TAP），每組支援一條掃描鏈。工程中主要以“並行TAP數”或“獨立TCK埠數”作為指標。高階測試系統如Keysight x1149可驅動多達4~8個獨立TAP，能並行測試多塊單板或板上多個獨立鏈，從而顯著提升產線吞吐率。
4.5 程式設計/除錯吞吐率
當JTAG介面用於Flash程式設計時，有效資料吞吐率= （有效資料位×TCK頻率）/總掃描鏈位。部分晶片內嵌EDBG（增強除錯）控制器，可提供直接儲存器訪問（DMA）加速，使程式設計速率超越單純邊界掃描鏈的限制。該引數多由晶片廠商手冊給出，公開對比資料較少。
4.6 時序容限與電纜驅動長度
邊界掃描訊號完整性要求上升/下降時間與建立/保持時間滿足TAP時序。電纜長度一般不超過0.5~2 m（取決於TCK和驅動能力），過長將引入噪聲和時序偏移，需加緩衝或差分驅動器（如IEEE 1149.7 CJTAG減少線數，支援更長距離）。
⑤ 技術路線
5.1 標準演進時間線
- 1990年：IEEE 1149.1-1990釋出，奠定JTAG/邊界掃描的架構（四線TAP、BSC、EXTEST等）。
- 1994/2001年：1149.1-1994/2001修訂，完善指令描述，引入IDCODE等。
- 2003年：IEEE 1149.6推出，補充AC測試方法，支援高速差分互連（電容耦合）的邊界掃描測試。
- 2013年：IEEE 1149.7（CJTAG）標準化，將TMS與TDO/DI複用為單線或兩線操作，適應小型聯結器及低引腳晶片。
- 2014年：IEEE 1687（IJTAG）釋出，允許對晶片內部儀器的接入網路（如嵌入式感測器、PLL、電壓監控器）進行標準化控制和訪問，支援可重構掃描鏈。
- 2022年至今：IEEE P1149.1工作組持續更新，增加對3D IC、多die測試的支援架構；同時，UCIe等互聯標準在架構上納入基於邊界掃描的DFT思路。
5.2 技術進化方向
- 從板級互連測試到系統級全生命週期管理：從單純產線開短路測試，發展到現場診斷、韌體升級、硬體安全認證、壽命監測。
- 多die/3D封裝的邊界掃描挑戰：chiplet方案中，die之間的微凸點互連數量極大且物理不可探測，需要基於邊界掃描或升級的DFT插入方案（如IEEE 1838）。目前業界仍在探索高效且不影響效能的標準化測試架構。
- 安全增強趨勢：隨著TJAG介面成為攻擊面，技術路線向著JTAG鎖定、認證解鎖、掃描鏈混淆和物理不可克隆函式（PUF）結合的方向發展。
- 測試與功能埠融合：SoC設計中，邊界掃描的TAP控制器正被複用為系統除錯埠、Trace埠，形成“統一除錯與測試匯流排”，降低專用引腳開銷。
⑥ 上游
上游涵蓋EDA工具供應商、IP核供應商、邊界掃描控制器晶片與測試向量生成軟體。
| 類別 | 主要參與者 | 典型產品/技術 | 說明 |
|---|---|---|---|
| 可測性設計EDA工具 | Synopsys, Siemens EDA (Mentor), Cadence | Synopsys TestMAX/DFTMAX, Siemens Tessent DFT, Cadence Modus DFT | 提供邊界掃描插入、ATPG、掃描鏈驗證等功能。據Semiwiki及公司財報，Synopsys與Siemens合計佔有DFT工具市場約70%以上（2023年估計）。 |
| JTAG IP核 | Synopsys (DesignWare), Siemens, Arm (CoreSight DAP), Cadence | IEEE 1149.1/1149.7/1687 TAP控制器IP | 用於晶片內整合，支援各類標準。ARM CoreSight除錯架構普遍整合邊界掃描元件，已在移動、汽車晶片中廣泛授權。 |
| 邊界掃描測試軟體及控制器硬體 | Keysight Technologies, Goepel electronic, ASSET InterTech, Teradyne | Keysight x1149, Goepel JULIET, ASSET ScanWorks, Teradyne TestStation ICT邊界掃描模組 | 生成測試向量、自動診斷故障、提供程式設計介面。控制器通常為USB/PCIe盒，連線目標板JTAG埠。 |
| 專用測試介面器件 | TI, NXP, IDT (Renesas) | 多路複用器、電平轉換器、IEEE 1149.7支援晶片 | 用於匯流排緩衝、電平轉換、掃描鏈分支控制，保證訊號完整性。 |
上游格局對中國的影響：DFT工具和高階測試控制器幾乎全部來自美國及歐洲廠商。境內EDA企業如華大九天、國微芯、芯華章等在DFT領域有所版面配置，但公開資料顯示，2024年其工具主要集中在基礎掃描鏈插入與部分ATPG能力，對全標準（尤其是1149.6/1687）及先進工藝節點下多die測試的支援仍與三大家存在較大差距。JTAG控制器IP方面，部分國內IP供應商提供相容IEEE 1149.1的TAP控制器，但在高可靠性汽車級IP、支援IJTAG靈活網路等方面，公開市場資訊未見國產產品大規模商用。
⑦ 下游
邊界掃描的下游應用幾乎涉及所有含複雜數字晶片的電子裝置領域：
| 行業 | 典型產品 | 測試應用細節 | 屬性 |
|---|---|---|---|
| 資訊與通訊技術 | 伺服器主機板、交換器、基站BBU、光傳輸裝置 | 產線全板級互連測試、BGA虛焊檢測、韌體線上程式設計、系統診斷 | 用量大，掃描鏈長，並行TAP需求強烈 |
| 汽車電子 | ECU、ADAS域控制器、BMS、閘道器 | 可靠性驗證、工作狀態下週期性健康檢測（Power-on Self-Test）、壽命末期診斷；需滿足ISO 26262 | 安全等級高，使用溫度範圍寬，部分要求CJTAG抗干擾 |
| 航空航天與國防 | 雷達訊號處理板、導航計算機、衛星電子 | 邊界掃描往往作為“單一測試入口”，配合BIT（內建測試）執行健康監控；抗輻照加固晶片也需除錯埠 | 冗餘度要求高，文件追溯嚴格 |
| 醫療電子 | CT/核磁控制板、病人監護儀 | 生產測試及維護校準，部分需滿足IEC 60601安全隔離 | 需隔離測試介面，防止漏電流 |
| 消費電子 | 智慧手機主機板、平板、遊戲機 | 主要使用JTAG進行裸板測試、Flash程式設計和晶片除錯；但因密度極大，板級維修常依賴邊界掃描定位故障 | 成本敏感，測試時間要求極短 |
下游採用趨勢：據行業媒體與Keysight、Teradyne等在財報電話會中的敘述，受晶片封裝密度增長和5G/AI伺服器需求拉動，2022-2024年通訊與汽車行業對邊界掃描測試系統的採購增長顯著，尤其在中國市場，新能源汽車與國產伺服器廠商的匯入成為重要增量（注：具體增速未揭露公開口徑）。同時，航空與國防領域由於需保證長期供應與測試自主可控，邊界掃描裝置的國產化需求呼聲較高。
⑧ 受益公司
受益於邊界掃描技術擴散與DFT需求增長，以下公司構成產業鏈主要商業主體（僅列出公開資訊，不構成任何投資建議）：
- Keysight Technologies（是德科技，NYSE: KEYS）：提供從JTAG控制器硬體到測試執行、診斷軟體的全套x1149系列，覆蓋開發到量產。其電子工業解決方案事業群包含邊界掃描測試業務。2023財年全年營收約54億美元，但邊界掃描業務細分未單獨揭露。
- Siemens Digital Industries Software（西門子EDA，原Mentor Graphics）：Tessent平台包含Tessent BoundaryScan和Tessent IJTAG，市場認可度高。母公司西門子2023財年數字工業軟體業務營收約45億歐元，DFT為其中部分。
- Synopsys（新思科技，NASDAQ: SNPS）：TestMAX產品線集成了邊界掃描ATPG和DFT流程，2023財年總營收約58億美元，DFT工具佔其EDA營收的一部分（未細分）。
- Cadence Design Systems（鏗騰電子，NASDAQ: CDNS）：Modus DFT軟體方案包含邊界掃描。2023年總營收約40.9億美元，DFT業務比重未單列。
- Teradyne（泰瑞達，NASDAQ: TER）：其板級測試系統（如TestStation ICT）整合邊界掃描硬體，用於通用電子產線。2023年總營收約26.8億美元，其中半導體測試與系統測試業務含邊界掃描模組。
- 國內相關產業鏈公司： 華大九天（301269.SZ）：國產EDA代表，其產品線逐步延伸至DFT工具，目前已支援部分邊界掃描插入與驗證（來源：公司2023年年度報告）。 中微公司、北方華創等裝置供應商主要聚焦前道工藝，與邊界掃描測試直接關聯度低；偉測科技、利揚晶片等獨立測試服務商在IC測試環節可能涉及DFT向量生成，但核心工具仍依賴進口。 系統製造商如中興通訊、浪潮資訊、比亞迪電子是邊界掃描技術的下游使用者，其生產測試線的投入節奏一定程度上反映了該技術的滲透率。 公開資料未見有境內公司專門以“邊界掃描獨立測試系統”為主營業務並已上市的案例。
⑨ 市場規模
邊界掃描作為DFT技術和板級測試市場的一部分，缺乏獨立權威規模統計。通常包含在以下市場維度中：
-
可測性設計（DFT）工具/IP市場：據Mordor Intelligence 2023年釋出的《DFT Market – Growth, Trends and Forecasts》報告，2023年全球DFT市場（含ATPG、邊界掃描、IJTAG工具等）估值約13.5億
14億美元，預計到2028年增長至18億19億美元，CAGR約5.5%~6.5%（注：具體取值取決於報告口徑，綜合多家資料所得區間）。邊界掃描相關工具在DFT市場中的比重並無公開細分，業內估算約佔20%~25%（來源：SemiEngineering討論及行業會議報告，非精確審計資料）。 -
自動化測試裝置（ATE）與板級測試裝置市場：據Yole Intelligence 2023年資料，全球半導體ATE市場（含SoC測試機、儲存器測試機等）約70億美元，板級ICT/功能測試裝置市場約8億美元。整合邊界掃描功能的模組或系統約佔其部分。第三方機構如Frost & Sullivan曾在2022年報告中指出，板級邊界掃描測試服務（含硬體、軟體和工程服務）市場規模約3億~4億美元，但該資料時效性和統計地域覆蓋有限，僅可作為參考。
-
JTAG除錯/程式設計工具市場：作為一個長尾市場，包括通用JTAG偵錯程式、線上程式設計器等。據Grand View Research 2022年估算，全球嵌入式偵錯程式細分市場（含JTAG）約9億美元，其中部分可歸為邊界掃描工具複用。
在中國市場，受益於國產伺服器、汽車電子及國防裝備的測試自主替代需求，2022-2024年DFT工具和邊界掃描服務採購增速遠高於全球平均水平，但具體金額和增長率未見權威公開資料。
⑩ 玩家對比
以下為邊界掃描硬體及軟體平台主要參與者的對比：
| 玩家 | 代表產品 | 支援標準 | 最大TCK頻率 | 獨立TAP埠數 | 核心差異化 | 產地 |
|---|---|---|---|---|---|---|
| Keysight | x1149邊界掃描分析儀 | 1149.1/1149.6/1149.7（部分）/1687 | 最高100 MHz | 4~8個典型 | 深度整合自動向量生成與診斷，業界最廣的晶片模型庫，與ICT無縫聯動 | 美國（也在全球版面配置） |
| Teradyne | TestStation ICT（整合邊界掃描模組） | 1149.1/1149.6 | 約50 MHz | 取決於機臺配置 | 板級ICT與邊界掃描一體化，傳統產線使用者可平滑升級 | 美國 |
| Goepel electronic | JULIET/SCANFLEX | 1149.1/1149.6/1687 | 80 MHz | 最多8個 | 即插即用的PCIe/乙太網路控制器，軟體易用性高，在歐洲汽車電子市場較強 | 德國 |
| ASSET InterTech | ScanWorks | 1149.1/1149.6/1687 | 未明確（典型50MHz） | 4個 | 提供系統級全生命週期HSIO除錯與DFT，側重診斷與程式設計 | 美國 |
| SEICA | VIP平台 | 1149.1/1149.6 | 50MHz | 4個 | 專注航空電子與高可靠性應用，有獨特的板卡隔離測試能力 | 義大利 |
| 中國廠商 | 尚未見成熟商業獨立平台 | 多數提供JTAG偵錯程式或基於FPGA的掃描鏈設計服務 | — | — | 部分測試服務公司提供邊界掃描測試服務，但控制器硬體和自動診斷軟體仍依賴進口 | 中國 |
補充說明：國內從事JTAG偵錯程式生產的公司（如南京沁恆、正點原子等）產品多面向MCU除錯和程式設計，不能涵蓋全套邊界掃描測試功能。工業級板級邊界掃描系統的國產化目前處於起步階段。在中美貿易摩擦背景下，部分軍工院所與汽車Tier1已委託國內團隊開發專用邊界掃描控制器與軟體（公開報道可見21世紀經濟報道等媒體），但產品化程度和相容性未見公開評測。
⑪ 風險
（一）核心工具供應鏈“卡脖子”風險 邊界掃描相關的EDA工具IP、高階測試控制器幾乎由美國及少數歐洲企業壟斷（Synopsys、Siemens、Keysight等）。在出口管制趨嚴的環境下，國內企業獲取最新版本的DFT工具與高效能測試硬體存在不確定性，可能拖慢先進封測與高密度主機板產品開發進度。
（二）安全與逆向工程風險 JTAG介面物理存在，若未妥善保護（如缺乏安全熔絲、JTAG鎖或認證協議），攻擊者可利用邊界掃描讀取內部邏輯狀態、韌體，甚至篡改晶片配置。從2010年代至今，多個安全會議已展示通過JTAG攻破智慧電錶、路由器、汽車閘道器的案例。安全加固要求晶片設計階段實現一次性可程式設計的JTAG停用或加密保護，但成本隨之上升。
（三）標準實現互操作性爭議 儘管IEEE 1149.1是基本標準，但各家晶片對可選指令、掃描鏈時序、擴充套件標準（如1687的ICL/PDL描述）的實現細節不一，導致多晶片混合鏈下ATPG工具診斷準確性下降，增加工程除錯時間。部分晶片TAP控制器不相容1149.6的AC測試要求，限制了高速差分鏈路的完整覆蓋。
（四）測試成本與時間平衡 掃描鏈過長時，每次移位所需的TCK週期數極大，量產時可能成為產線瓶頸。在高UPH（每小時產出）工廠中，可能需要增加多TAP硬體和並行掃描鏈來縮減測試時間，但這又會增加投資。企業在測試覆蓋率和裝置投入間始終面臨抉擇。
（五）對先進封裝和Chiplet適應性不足 現有的IEEE 1149.1/1149.6主要針對單晶片到PCB互連；在多die並排或3D堆疊架構中，die之間成千上萬的微凸點互連超出了傳統邊界掃描的粒度。新標準（如IEEE 1838、UCIe定義的可測試性通道）雖有版面配置，但產業落地週期長，現階段多數chiplet設計不得不依賴定製DFT方案，技術風險與工程成本高。
⑫ 誤讀糾偏
誤讀1：“邊界掃描 = JTAG” JTAG原本是聯合測試行動組提出的介面標準，後來成為IEEE 1149.1的俗稱。但JTAG僅定義了物理介面和TAP控制器，而“邊界掃描”是建置在JTAG之上的一種測試方法。JTAG還可用於片上除錯（如ARM CoreSight）、指令追蹤、FPGA配置等，並非都涉及邊界掃描。
誤讀2：“邊界掃描可以100%測試所有板級缺陷” 邊界掃描擅長測試直流互連短路、開路及固定電平，但對模擬訊號線路（如射頻、電源完整性）、高速訊號的交流衰減、電磁干擾引起的時序故障等無法覆蓋。它無法替代功能測試、老化測試和環境應力篩選。實際生產中，邊界掃描常與飛針測試、AOI、X-ray等組成互補測試策略。
誤讀3：“支援JTAG的晶片必然支援邊界掃描” 擁有JTAG介面並不等於實現了邊界掃描鏈。許多低成本MCU僅提供JTAG除錯埠，未包含完整的邊界掃描單元，無法執行EXTEST。必須閱讀晶片BDSL（邊界掃描描述語言）檔案或廠家文件才能確認。
誤讀4：“邊界掃描只用於產線測試” 事實上，邊界掃描在系統現場診斷、上電自檢（POST）、定期維護與預測性維修中也有重要作用。特別是在航空航天和汽車電子中，邊界掃描的SAMPLE指令能在系統執行時監測管腳狀態而不中斷正常功能。該技術已嵌入全生命週期管理。
誤讀5：“國內很快能實現邊界掃描工具全替代” 雖然國產EDA在DFT方向進展迅速，但邊界掃描系統不僅是軟體，還包括高速控制器硬體、龐大晶片模型庫、ATPG診斷演算法與長期積累的互操作性經驗。徹底替代進口工具尚需大量驗證與生態成熟，短期內仍以混合方案為主。
⑬ 最新事件
- IEEE P1149.1標準修訂（2024年動態）：負責維護IEEE 1149.1的工作組在2024年初召開會議，討論增加對2.5D/3D封裝die-to-die互連測試的標準化描述方式；同時關注如何與IEEE 1838（3D IC測試標準）協同。草案仍在徵集意見中，正式釋出預計2025年後。
- UCIe聯盟推動chiplet DFT：2023年，UCIe 1.1規範加強了測試與除錯架構定義，要求chiplet的Die-to-Die適配層提供邊界掃描類訪問通道，並對物理層測試模式進行標準化。這有望推動基於邊界掃描的跨die測試走向統一。
- 是德科技向汽車邊界掃描加速：2024年初，是德科技釋出了x1149系列的新款軟體版本，增強了對IEEE 1149.6 AC測試的自動化生成支援，特別針對汽車SerDes匯流排（如FPD-Link）增加了預置測試模板（來源：Keysight官網新聞稿，2024年1月）。
- 國內軍工與汽車企業啟動國產邊界掃描驗證：據多家行業自媒體及招標資訊，2023-2024年，中國航天科工、中國電科等集團下屬院所及部分頭部自主晶片設計公司陸續啟動國產邊界掃描控制器的科研專案或小批次試用，以降低對進口測試裝置的依賴。但系統成熟度、標準相容性與穩定性等資料尚未公開。
⑭ 追蹤指標
若想持續追蹤邊界掃描技術演進與產業鏈變化，可關注以下指標和資訊源：
- 標準更新：IEEE 1149.1/1149.6/1149.7/1687/1838工作組的會議紀要與標準修訂進度（可通過IEEE Standards Association官網查詢）。新標準的釋出往往引發工具和晶片設計的新一輪升級。
- EDA廠商季度財報與產品更新：Synopsys、Cadence、Siemens EDA的DFT業務描述、新功能釋出；重點關注TestMAX、Tessent、Modus等產品線的更新中是否提到新標準支援或自動化增強。
- 邊界掃描裝置出貨與安裝基數：Keysight、Teradyne在季度電話會上揭露的電子工業/系統測試業務營收及訂單。Goepel和ASSET InterTech為私有公司，資訊可通過其新聞稿觀察。
- 晶片設計生態：新上市的複雜SoC或FPGA的BSD（邊界掃描描述）檔案釋出情況；UCIe、PCIe 6.0等新互連規範中對測試匯流排的要求。
- 國內替代進展：關注國家重大科技專項、工信部專案中對DFT/邊界掃描工具的課題，以及華大九天等上市公司的相關公告；觀察國內晶圓廠和封測廠在先進封裝測試中是否採用國產邊界掃描方案。
- 安全事件與防禦技術：JTAG攻擊相關的白皮書與安全會議（如Black Hat、DEFCON）的動態，以及晶片加密、JTAG Unlock技術方案的文獻，可反映業界對邊界掃描安全風險的重視程度。
⑮ 信源
本概念頁參考的主要公開信源包括（但不限於下列，且均為已公開資料）：
- IEEE Std 1149.1-2013/1149.6-2015/1149.7-2009/1687-2014標準檔案 (IEEE Standards Association)
- Keysight Technologies, “Keysight x1149 Boundary Scan Analyzer” 產品手冊及白皮書 (2022-2024年版)
- Siemens Digital Industries Software, “Tessent BoundaryScan” 技術文件 (2023)
- Synopsys, “TestMAX Boundary Scan