晶片層 含付費深讀

Chiplet 架構

Chiplet Architecture

概念 ID
chiplet
更新時間
2026-05-28
來源數量
22

Chiplet 架構

1. 3 秒看懂(≤25 字)

Chiplet 用 2 個以上 die 替代單片 SoC,核心收益是把良率、工藝節點和封裝面積拆開最佳化;2026 年判斷錨點是 UCIe 標準化、AMD Infinity Fabric 量產平台和 Intel EMIB/Foveros 外部客戶兌現。148

2. 3 分鐘產業解釋(120-180 字)

Chiplet 的本質是把 CPU/GPU/XPU、I/O、cache、HBM 控制器、SerDes 或 photonic die 拆成可複用小晶片,再用有機基板、矽中介層、EMIB、hybrid bonding 或 UCIe die-to-die 協議重新組裝為系統級晶片。12 相比單片大 die,Chiplet 至少帶來 3 個財務變數:小 die 良率通常高於大 die,I/O 或 analog die 可停留在成熟節點,先進封裝和測試價值量上升。48 但它不是免費午餐,互連損耗、延遲、協議開銷、known-good-die 測試和組合良率會把“設計靈活性”轉化為封裝工程難題。2310

2026 年產業分化很清楚:AMD 的 Infinity Fabric 已在 EPYC、Ryzen 和 Instinct MI300/MI350 路線量產,Intel 用 EMIB/Foveros 在 Ponte Vecchio、Meteor Lake、Clearwater Forest 等平台證明異構封裝能力,UCIe 則試圖把私有 die-to-die 生態開啟為跨廠商 IP 市場。4589 投資上,最大受益不是單一 OSAT,而是先進封裝、probe/test、EDA/IP、substrate/interposer 和擁有平台定義權的 CPU/GPU/ASIC 公司共同重估。11218

3. 15 分鐘專家深入(400-600 字)

Chiplet 的第一層邏輯是良率數學。若單片 800mm² die 的有效良率低於 60%,把它拆成 4 個 200mm² compute die 後,即便每顆小 die 良率只有 90%,4 顆全部一次通過的組合良率仍為 65.6%(0.90^4),再疊加可重測、binning 和重組,系統成本可能低於單片大 die;但若 8 個 XCD、4 個 I/O die 和 8 組 HBM 共同進入同一封裝,任何一個 die 或互連失效都會把系統級良率拉低,因此 KGD、wafer-level sort、package-level burn-in 和 repair flow 成為成本核心。410

第二層邏輯是互連物理。UCIe 1.1 面向標準封裝和先進封裝,公開規格包含 16GT/s 和 32GT/s die-to-die 速率、PCIe/CXL streaming protocol 適配和封裝內短距離互連;UCIe 2.0 在 2024 年加入 manageability、DFx 和 3D packaging 支援,目標是把芯粒從“同公司私有互連”推進到“多供應商可驗證 IP”。123 AMD 的 Infinity Fabric 則是另一條商業路徑:公司不追求開放協議通用性,而是用統一 memory/I/O fabric 連線 CCD、IOD、XCD 和 HBM 資源,MI300 官方資料顯示最多 8 個垂直堆疊 XCD、4 個 I/O die 和 8 組 HBM3,平台收益來自軟硬體共同最佳化而非生態開放。46

第三層邏輯是封裝路線。Intel EMIB 把小型矽橋嵌入有機基板,只在需要高密度互連的位置使用矽,避免整片大 interposer 成本;Foveros 則用 3D stacking 處理垂直互連,Intel 把 EMIB + Foveros 的組合稱為 2.5D/3D 異構整合工具箱。89 TSMC SoIC/CoWoS、Samsung X-Cube/I-Cube 和 OSAT advanced packaging 也在爭奪同一獲利池,但 UCIe 的開放化若成功,會把 die-to-die PHY、controller、verification IP 和 test socket 變成可交易市場。11215

可算口徑應從 TAM → 出貨 → ASP → 份額 → 營收 → 毛利 → PE → 估值 拆解,而不是把“Chiplet 滲透率”直接等同於公司營收。本文采用 3 個 proxy:TSMC HPC/advanced packaging 服務營收池、AMD data center 平台營收池、Intel Foundry/advanced packaging 外部營收池;由於 UCIe IP 授權費、EMIB 單包 ASP、Infinity Fabric 專項營收均未揭露,相關數字一律寫為情景推算或 [未核實 — 待補 A/B 源]71113

4. 技術原理(200-300 字)

Chiplet 系統包含 5 個關鍵層級:die partition、die-to-die PHY、協議層、封裝互連和測試閉環。12 Die partition 決定 compute/cache/I/O/analog 是否拆分,PHY 決定 bump pitch、lane 數、速率和能耗,協議層決定 coherency、CXL/PCIe 對映和錯誤恢復,封裝決定 EMIB、interposer、RDL、hybrid bonding 或有機基板路徑,測試決定 KGD 是否能在封裝前發現缺陷。23810

互連損耗是 Chiplet 的硬邊界。封裝內 die-to-die 互連通常以毫米級走線替代 PCB 上釐米級 SerDes,因此能耗和延遲方向上低於 board-level link;但先進封裝的微凸點、矽橋和 TSV 會引入 insertion loss、crosstalk、thermal stress 和 warpage,UCIe 2.0 把 DFx/manageability 納入標準正是為了解決量產可測性。23 組合良率也必須量化:4 顆 98% 良率 die 的封裝一次通過率為 92.2%(0.98^4),10 顆 98% 良率 die 只有 81.7%(0.98^10),所以測試覆蓋率每提升 1pct 對先進封裝毛利都有非線性影響。10

5. 上游依賴 / 下游影響

上游依賴

  • Die-to-die 標準與 IP:UCIe 1.1/2.0 支撐 16GT/s、32GT/s 和 manageability/DFx,若 2026 年跨廠商 PHY 互操作少於 3 組公開案例,開放 Chiplet 生態會慢於私有平台。123
  • 先進封裝產能:TSMC 將 CoWoS、InFO、SoIC 和 COUPE 列為 AI/HPC 封裝組合,2025 年營收為 US$122.42B [TSM]、毛利率 59.9% [TSM],但 Chiplet 專項產能和 ASP 待揭露。7
  • Probe/test 裝置:KGD、wafer-level sort、burn-in、boundary scan 和 package-level test 決定組合良率;若 10-die 封裝中單 die 通過率從 98% 降到 95%,組合通過率從 81.7% 降至 59.9% [TSM]。10
  • 基板與矽橋:EMIB、CoWoS interposer、organic substrate 和 RDL 決定互連密度與翹曲風險;Intel 將 EMIB 定位為區域性高密度矽橋,避免全尺寸 interposer 成本。89

下游影響

  • AI GPU/XPU:MI300 官方結構含最多 8 個 XCD、4 個 I/O die 和 8 組 HBM3,Chiplet 已從 CPU 擴充套件到 AI 加速器。46
  • CPU/伺服器:AMD EPYC/Ryzen 的 CCD + IOD 模型證明成熟 I/O 節點與先進 compute die 可長期共存,單片 SoC 面積瓶頸繼續上升。511
  • ASIC/雲端廠:UCIe 使 cloud ASIC 可以組合第三方 memory/IO/accelerator die,但 IP 授權、責任邊界和 RMA 歸因在 2026 年仍未標準化。12
  • OSAT/測試:Amkor、ASE、Advantest、Teradyne 等環節受益於封裝複雜度提高,但 foundry 內製會壓縮外部 OSAT 份額。1819

6. 技術路線對比表

路線速率 / 頻寬口徑功耗 / 損耗口徑距離或維度標準成熟度2026 量產機率主要受益公司反證指標
UCIe 標準封裝16-32GT/spJ/bit 待揭露;目標低於 board link封裝內毫米級UCIe 1.1/2.0 已釋出55%Synopsys、Cadence、Siemens EDA、Arm、TSMC2026 年無跨廠商 tape-out 或互操作測試失敗率高於私有互連
UCIe 先進/3D 封裝16-32GT/s,3D 支援DFx/manageability 已納入,量產功耗待揭露2.5D/3DUCIe 2.0 支援 3D packaging35%TSMC、Intel、Samsung、EDA/IP3D thermal/bond yield 導致客戶退回私有 PHY
AMD Infinity Fabric平台頻寬未拆分;MI300 含 8 XCD + 4 IOD + 8 HBM3私有最佳化,專項 pJ/bit 待揭露2.5D + 3D 系統封裝已在 EPYC/Instinct 量產85%AMD、TSMC、substrate/test 供應鏈MI350/MI400 毛利率被封裝成本持續拖累
Intel EMIB + FoverosEMIB/Foveros 引數待產品拆分區域性矽橋降低全 interposer 成本,損耗待揭露2.5D + 3DIntel 平台已量產,外部 foundry 待驗證60%Intel、Amkor、substrate/testIntel Foundry 外部營收 2026 年仍低於 US$10 億
單片 SoC無封裝內 die-to-die無 chiplet 協議損耗,但大 die 良率下降單 die成熟70%(中小 die)NVIDIA、Apple、Broadcomreticle limit、良率或 HBM attach 使大 die 成本高於 chiplet

7. 關鍵指標(5-7 項 + 怎麼追)

  • UCIe 互操作案例:追蹤 UCIe Consortium 公告、OCP/OIF/GTC/OFC 演示和 EDA IP tape-out,2026 年少於 3 組跨廠商實測即為開放生態低於預期。123
  • Die 數量與組合良率:4-die、8-die、10-die 封裝分別用 單 die 良率^die 數 估算一次通過率,低於 80% 時需關注 rework 和 burn-in 成本。10
  • 平台營收兌現:AMD Data Center 2025 營收 US$166.35 億、年增率 +32%,若 2026 年 AI GPU 增速放緩但封裝成本上升,Chiplet 估值應下修。11
  • Foundry 外部客戶:Intel 2025 年外部 foundry/assembly/test 營收約 US$3.07 億,若 2026 年仍低於 US$10 億,EMIB/Foveros 對 TSMC 的外部商業威脅有限。13
  • Advanced packaging attach:TSMC 2025 營收 US$122.42B [TSM]、GM 59.9% [TSM],但 SoIC/CoWoS/Chiplet 單獨營收待揭露;追蹤 capex、CoWoS 產能和 HPC 平台佔比。7
  • 測試覆蓋率:追蹤 Advantest/Teradyne 對 HBM、AI accelerator 和 advanced packaging test 的訂單表述,若 package-level test cycle time 上升超過 20%,封裝吞吐會成為瓶頸。1819
  • 互連反證:若 UCIe/EMIB/Infinity Fabric 在客戶系統中出現 > 1% 封裝級 RMA、thermal throttling 或 signal integrity 返工率,Chiplet 成本優勢會被削弱。2810

8. 可算傳導表

口徑:Chiplet 專項 TAM、出貨、ASP 和份額均未被主要公司完整揭露;下表用公開營收池作為 TAM proxy,並把未揭露關鍵數字標註為情景假設或 [未核實 — 待補 A/B 源]71113

傳導變數TSMC advanced packaging / SoICAMD Infinity Fabric 平台Intel EMIB/Foveros公式 / 口徑
TAM proxyUS$122.42B [TSM],TSMC 2025 revenueUS$166.35 億,AMD Data Center 2025 revenueUS$178.26 億,Intel Foundry 2025 revenue已揭露營收池,不等於 Chiplet TAM71113
出貨[未核實 — 待補 A/B 源][未核實 — 待補 A/B 源][未核實 — 待補 A/B 源]公司未揭露 Chiplet 封裝出貨
ASP / 單包價值量[未核實 — 待補 A/B 源][未核實 — 待補 A/B 源][未核實 — 待補 A/B 源]單包 ASP × 出貨 待補 A/B 源
Chiplet attach rate8% 中性情景45% 中性情景10% 中性情景情景假設,非公司展望
可服務營收池US$97.94 億 = 122.42 × 8%US$74.86 億 = 166.35 × 45%US$17.83 億 = 178.26 × 10%TAM proxy × attach rate
公司份額65% 情景100% captive 平台25% 情景情景假設
→ 營收對映US$63.66 億 = 97.94 × 65%US$74.86 億平台營收池 = 74.86 × 100%US$4.46 億 = 17.83 × 25%可服務營收池 × 份額
毛利率59.9% [TSM] 公司 GM;專項 GM 待揭露50.0% 公司 GM;Infinity Fabric 專項 GM 不適用Foundry GM 待揭露;Intel consolidated GM 待核使用公司口徑,不等於專項 GM71113
→ 毛利貢獻US$38.13 億 = 63.66 × 59.9% [TSM]US$37.43 億 = 74.86 × 50.0%待揭露 = 4.46 × Foundry GM營收 × GM
PE / 估值口徑TSM ADR US$422.73 [TSM]、PE 31.74、2026-05-27 16:00 EDT、USD、StockAnalysis C 級AMD US$495.54、PE 165.25、2026-05-27 16:00 EDT、USD、StockAnalysis C 級INTC US$121.77、PE n/a、2026-05-27 16:00 EDT、USD、StockAnalysis C 級C 級行情只用於估值快照202122
→ 估值對映US$1210 億 = 38.13 × 31.74US$6185 億 = 37.43 × 165.25PE n/a,改用 PS 待揭露毛利貢獻 × PE,僅作敏感性

三家公司列式拆分:

變數TSMCAMDIntel來源 / 公式
相關營收基數US$122.42B [TSM]US$166.35 億US$178.26 億71113
Chiplet 相關佔比8% 情景45% 情景10% 情景情景假設
→ Chiplet 相關營收池US$97.94 億US$74.86 億US$17.83 億營收基數 × 佔比
份額 / captive65%100%25%情景假設
→ 營收對映US$63.66 億US$74.86 億US$4.46 億營收池 × 份額
毛利率59.9% [TSM]50.0%待揭露71113
→ 毛利貢獻US$38.13 億US$37.43 億待揭露營收對映 × GM
估值US$1210 億 = 38.13 × 31.74US$6185 億 = 37.43 × 165.25n/a202122

9. 同業硬指標對比表

公司營收增速GM淨利 / OPFCF margin客戶集中度技術代際PE TTM反證條件
TSMCUS$122.42B [TSM],2025+35.9%59.9% [TSM]淨利 US$552.1 億待揭露534 個客戶 [TSM]、12,682 個產品 [TSM]CoWoS、SoIC、COUPE31.74x [TSM],2026-05-27,USD先進封裝供給過剩或 UCIe 開放削弱 foundry 繫結720
AMDUS$346.39 億,2025+34%50.0%淨利 US$43.35 億待揭露hyperscale/OEM/ODM,集中度待揭露Infinity Fabric、MI300/MI350165.25x,2026-05-27,USDAI GPU 毛利低於預期或封裝成本上行41121
IntelUS$528.53 億,2025-0.47%待揭露淨虧損 US$2.67 億待揭露內部製造為主,外部 foundry US$3.07 億EMIB、Foveros、18An/a,2026-05-27,USD外部客戶不足或 18A/Foveros 良率延期81322
Samsung ElectronicsKRW333.6 萬億,2025+10.88%待揭露OP KRW43.6 萬億待揭露Memory/Foundry/DX 多業務X-Cube、I-Cube、HBM TSV24.03x,2026-05-28,KRWX-Cube 未獲 AI GPU 主平台或 HBM4 份額下滑1415
AmkorUS$67.0 億附近,2025待揭露約 14%OP US$4.67 億FCF US$3.08 億 / revenue 待算大客戶待揭露HDFO、advanced SiP、test待揭露OSAT 價值量被 foundry 內製吸收18
ASE TechnologyNT$6460 億附近,2025待揭露17.7%淨利 NT$400 億附近待揭露大客戶待揭露advanced packaging / test待揭露capex 壓低 FCF 且 AI/HPC 封裝份額低於預期19

10. 投資邏輯 + 業績傳導(200-300 字 + ASCII 傳導圖)

Chiplet 的投資主線是“先進製程放緩後,系統級整合繼續提供效能/成本曲線”。2024-2026 年,AMD 已用 Infinity Fabric 把 Chiplet 變成量產產品方法論,Intel 用 EMIB/Foveros 證明技術能力但仍需外部營收驗證,UCIe 則決定第三方 IP 和多供應商 die 市場能否開啟。14813 財報驗證項不是“是否提到 Chiplet”,而是 advanced packaging 營收、AI accelerator 毛利率、Foundry 外部客戶、probe/test 訂單和封裝良率是否同步改善。71118 反證閾值有 3 個:UCIe 跨廠商 tape-out 少於 3 組、10-die 組合良率低於 80%、先進封裝 ASP 下行快於出貨增長。210

AI/HPC die 面積與 HBM 頻寬上升

單片 SoC 良率 / reticle limit / I/O 節點成本受壓

Chiplet 拆分 compute / I/O / cache / HBM controller

UCIe / Infinity Fabric / EMIB 連線多 die

出貨 × ASP × 份額 = 封裝/IP/平台營收

良率 × 毛利率 × PE = 估值彈性

11. 常見誤讀糾偏

誤讀 1:UCIe 會快速替代 AMD Infinity Fabric 和 Intel EMIB

實際情況:UCIe 解決跨廠商協議和 IP 複用,Infinity Fabric/EMIB 解決廠商平台的效能、封裝和供應鏈閉環;2026 年開放標準更可能先進入周邊 I/O、accelerator die 和測試生態,而不是立刻替代 AMD/Intel 的核心私有互連。1248

證據:UCIe 2.0 加入 manageability、DFx 和 3D packaging 支援,說明標準仍在補量產工具鏈;AMD MI300 已經用 8 XCD、4 IOD、8 HBM3 的平台結構量產,商業階段領先於開放生態。246

誤讀 2:Chiplet 一定比單片 SoC 便宜

實際情況:Chiplet 降低大 die 良率風險,但會新增封裝、互連、測試、substrate、thermal 和 RMA 成本;10 顆 98% 良率 die 的組合通過率只有 81.7%,若 KGD 測試覆蓋不足,封裝後報廢會吞掉小 die 良率收益。10

證據:組合良率公式為 system yield = ∏die yield × interconnect yield × package yield,因此 die 數越多,對 wafer sort、burn-in 和可重工能力越敏感。10

誤讀 3:Chiplet 只利好 OSAT

實際情況:最高價值量通常被平台定義者、foundry advanced packaging、EDA/IP 和測試裝置分走,OSAT 只有在拿到 HDFO、SiP、test 或 substrate 協同訂單時才有超額獲利;TSMC、AMD、Intel 的營收池遠大於單一封測外包池。7111318

證據:TSMC 把 CoWoS/SoIC/COUPE 繫結 AI/HPC,AMD 把 Infinity Fabric 繫結 Data Center 平台,Intel 把 EMIB/Foveros 繫結 Foundry strategy,三者均不是傳統後段代工單點敘事。478

12. 最新事件

  • [已發生] 2024-02-06:UCIe Consortium 釋出 UCIe 1.1 specification,延續 16GT/s 與 32GT/s die-to-die 互連口徑,並強化 automotive 等使用場景。1
  • [已發生] 2024-08-06:UCIe Consortium 釋出 UCIe 2.0 specification,加入 manageability、DFx 和 3D packaging 支援,開放 Chiplet 從協議走向量產可測性。2
  • [已發生] 2025-03-12:TSMC 2024 年報揭露 SoIC CoW Face-to-Back Gen-2 已在 2024 年完成 qualification 並開始生產,Face-to-Face Gen-1 處於 qualification。16
  • [已發生] 2026-02-03:AMD FY2025 10-K 揭露 Data Center 2025 營收 US$166.35 億、年增率 +32%,AI GPU roadmap 從 MI350 開始進入 annual cadence。11
  • [已發生] 2026-02-20:Intel FY2025 10-K 揭露 Intel Foundry 2025 營收 US$178.26 億,其中 external foundry/assembly/test 營收約 US$3.07 億,EMIB/Foveros 外部商業化仍處早期。13
  • [展望] 2026-05-28:本頁美股估值使用 2026-05-27 16:00 EDT 已結算收盤,TSM/AMD/INTC 分別為 US$422.73 [TSM]、US$495.54、US$121.77;C 級行情只用於市值/PE 快照。202122

13. 來源 footnotes(A/B/C 標註)

1 UCIe 1.1 Specification Release / UCIe Consortium materials — UCIe Consortium — 2024 — https://www.uciexpress.org/ (A; 標準組織)

2 UCIe 2.0 Specification Announcement — UCIe Consortium — 2024-08-06 — https://www.uciexpress.org/ (A; 標準組織)

3 UCIe Specification / White Paper, die-to-die protocol stack and packaging classes — UCIe Consortium — accessed 2026-05-28 — https://www.uciexpress.org/specification (A; 標準組織)

4 AMD Instinct MI300 series microarchitecture — AMD Instinct Docs — accessed 2026-05-28 — https://instinct.docs.amd.com/develop/gpu-arch/mi300.html (B)

5 AMD Infinity Architecture / AMD EPYC technical materials — AMD — accessed 2026-05-28 — https://www.amd.com/en/products/processors/server/epyc.html (B)

6 AMD Instinct MI300 Series Accelerators product page — AMD — accessed 2026-05-28 — https://www.amd.com/en/products/accelerators/instinct/mi300.html (B)

7 TSMC 2025 Annual Report Website — TSMC — 2026 — https://investor.tsmc.com/static/annualReports/2025/english/index.html (A)

8 Intel Advanced Packaging / EMIB and Foveros technology materials — Intel — accessed 2026-05-28 — https://www.intel.com/content/www/us/en/foundry/technology/advanced-packaging.html (B)

9 Cutting-edge Process Technologies for Data Center — Intel Foundry — accessed 2026-05-28 — https://www.intel.com/content/www/us/en/foundry/library/advanced-process-technologies-for-data-center.html (B)

10 Known-good-die and compound yield methodology for heterogeneous integration — IEEE / HIR style industry methodology — accessed 2026-05-28 — https://eps.ieee.org/technology/heterogeneous-integration-roadmap.html (A; 標準/行業路線圖,公式為本文推算)

11 AMD FY2025 Form 10-K — AMD / SEC — 2026 — https://www.sec.gov/Archives/edgar/data/2488/000000248826000018/amd-20251227.htm (A)

12 Synopsys UCIe IP / Multi-die system design materials — Synopsys — accessed 2026-05-28 — https://www.synopsys.com/designware-ip/interface-ip/ucie.html (B)

13 Intel FY2025 Form 10-K — Intel / SEC — 2026 — https://www.sec.gov/Archives/edgar/data/50863/000005086326000011/intc-20251227.htm (A)

14 Samsung Electronics Announces Fourth Quarter and FY 2025 Results — Samsung Semiconductor Newsroom — 2026-01-29 — https://news.samsungsemiconductor.com/global/samsung-electronics-announces-fourth-quarter-and-fy-2025-results/ (B)

15 Package Technologies, X-Cube / 3DIC — Samsung Semiconductor — accessed 2026-05-28 — https://semiconductor.samsung.com/technologies/package/ (B)

16 TSMC 2024 Annual Report, 3DIC and TSMC-SoIC section — TSMC — 2025 — https://investor.tsmc.com/static/annualReports/2024/english/ebook/files/basic-html/page102.html (A)

17 Cadence UCIe Controller and PHY IP materials — Cadence — accessed 2026-05-28 — https://www.cadence.com/en_US/home/tools/ip/design-ip/interface-ip/ucie.html (B)

18 Amkor Technology FY2025 10-K / financial release — Amkor / SEC — 2026 — https://www.sec.gov/Archives/edgar/data/1047127/000104712726000014/amkr-20251231.htm (A)

19 ASE Technology FY2025 Annual Report / 20-F excerpts — ASE Technology / SEC mirror — 2026 — https://www.marketscreener.com/news/ase-technology-annual-report-for-fiscal-year-ending-december-31-2025-form-20-f-ce7e51dfdd8ef627 (A; SEC 摘錄映象)

20 Taiwan Semiconductor Manufacturing Company ADR quote — StockAnalysis — 2026-05-27 close — https://stockanalysis.com/stocks/tsm/ (C)

21 Advanced Micro Devices quote — StockAnalysis — 2026-05-27 close — https://stockanalysis.com/stocks/amd/ (C)

22 Intel quote — StockAnalysis — 2026-05-27 close — https://stockanalysis.com/stocks/intc/ (C)

source: 公開揭露與公開資料整理 本頁僅用於產業鏈學習、資訊檢索和研究輔助;不構成投資建議,不預測漲跌,不提供買賣、部位或目標價建議。
完整概念頁 複盤 13 節結構 公司投研頁 沿產業鏈找到受益公司 投資課 把概念轉成可跟蹤模型