EMIB

1 3 秒看懂

EMIB（嵌入式多晶片互連橋）是英特爾的一種 2.5D 封裝互連技術——在有機基板中區域性嵌入只有幾十平方毫米的微型矽橋，讓多顆晶片裸片（Chiplet）之間實現高密度、低延遲的本地通訊，而無需使用覆蓋整個封裝的大尺寸矽中介層。它就像在晶片之間架設了一條看不見的“高速內部小橋”，兼顧多晶片整合的靈活性與接近單晶片的互連頻寬。

2 3 分鐘產業解釋

在先進封裝領域，要把不同工藝、不同功能的晶片（CPU、GPU、HBM、I/O Die 等）整合在同一個封裝體裡，業界主要有三類互連策略：

• 矽中介層（以台積電 CoWoS‑S 為代表）：將多顆晶片通過微凸塊連線到一整片矽基板上的高密度金屬佈線層。互連密度極高，訊號完整性好，非常適合連線高頻寬記憶體（HBM）堆疊。缺點是大面積矽片成本高昂，且矽中介層的最大面積受光罩尺寸限制（常規約 800 mm²），難以支援超大尺寸異構整合。
• 有機基板扇出型封裝（如 FOCoS）：直接在有機基板上通過重佈線層（RDL）完成晶片間互連，成本相對較低，但線寬/線距的限制導致佈線密度與訊號完整性均不如矽基方案，難以滿足 HBM 等寬頻需求。
• EMIB 路線：只在需要高密度互連的晶片邊緣下方 區域性嵌入 一顆非常小、薄、功能單一的矽橋，橋上整合數層亞微米級金屬走線。所有其他供電、低速訊號仍由成熟的有機基板承擔。這樣既能獲得接近矽中介層的高頻寬，又避開了全尺寸矽片的高成本與面積限制。

該技術的產業前瞻價值在於：它允許設計者按功能選擇最優製程節點的 Chiplet（例如計算單元用 5 nm，I/O 單元用 12 nm），各自獨立製造，再通過 EMIB 以接近單晶片的互連效能“拼合”為大型系統。這從根本上改變了晶片“必須用同一種工藝整體放大”的舊範式。英特爾已將 EMIB 運用於 Stratix 10、Agilex FPGA、Ponte Vecchio GPU 等大晶片系統，並計劃通過英特爾代工服務（IFS）向外部客戶提供 EMIB 的封裝整合。

3 技術原理

EMIB 本質是一種 無源或有源矽橋在有機基板內部的嵌入互連方案。與傳統全尺寸矽中介層不同，其設計哲學是“按需互連”——僅在兩顆或多顆晶片之間存在密集訊號交換的區域下方安裝矽橋，而非將整個封裝基板替換為矽。

基本結構與訊號流

          ┌─────────────┐     ┌─────────────┐
          │   Chip A    │     │   Chip B    │
          │ (計算單元)  │     │ (HBM/IO)    │
          └──────┬──────┘     └──────┬──────┘
           微凸塊│                  │微凸塊
          ┌──────┴──────────────────┴──────┐
          │       矽橋 (EMIB) 嵌入基板     │
          │  多層金屬互連，L/S 可達亞微米  │
          └───────────────┬───────────────┘
                          │
             有機基板 (供電、低速 IO)
                          │
                     BGA/C4 焊球
                          │
                      PCB 主機板

• 矽橋上佈設多組差分對或並行匯流排，形成點對點或多點匯流排結構。物理層協議可採用英特爾的 AIB（Advanced Interface Bus）或行業標準的 UCIe（Universal Chiplet Interconnect Express）等 Chiplet 介面。
• 微凸塊間距可縮減至約 36 µm 到 55 µm（公開資料給出的典型範圍），相比傳統覆晶凸塊的 130–150 µm，互連密度數倍提升。一根矽橋可承載幾千條訊號線。
• 訊號傳輸距離僅數百微米到幾毫米，衰減與串擾可控。無需複雜的序列器/解串器（SerDes），可採用簡單的低壓差分訊號或單端訊號，PHY 功耗顯著降低。行業估算這類並行介面的每位元功耗僅為同等頻寬 SerDes 的 1/3 至 1/2。
• 電源與地通過有機基板上的傳統 C4 凸塊供給，形成“資料走橋、供電走基板”的格局，優化了效能與成本。

關鍵工藝環節

1. 橋晶片製造：通常採用成熟製程（如英特爾 22 nm、14 nm 低功耗邏輯工藝，具體節點未公開），在矽片上形成數層 damascene 銅互連和微凸塊下金屬層。橋晶片本身可以無源，也可整合中繼器或電平轉換器以支援更遠傳輸。
2. 基板嵌入：在 ABF 載板層壓過程中，於芯層通過雷射或機械方式開出精密腔體，置入矽橋並用樹脂材料固定與平坦化，隨後在其上繼續積層形成基板的增層與焊盤。
3. 介面互連：橋表面的微凸塊陣列與晶片邊緣的對應凸點通過熱壓鍵合或迴流焊連線。常用底填料（underfill）緩解矽橋與有機基板之間的熱膨脹失配。
4. 測試與修復：由於橋嵌入後難以返修，需要在嵌入前對橋晶片進行已知良好晶片（KGD）測試，並對基板嵌入工藝實施嚴格良率控制。

與矽中介層的關鍵區別

• 矽中介層覆蓋整個封裝，所有晶片都面朝下安裝在同一矽基板上；EMIB 僅在區域性提供矽級互連，其餘區域仍為有機基板。
• CoWoS‑S 受光罩尺寸限制，雖然可通過光罩拼接（CoWoS‑L）部分擴充套件，但複雜度和成本上升快；EMIB 天然可支援多個橋分散式版面配置，使系統總面積超越單光罩極限。
• 功耗與熱管理方面，兩種方案均可實現低功耗高頻寬；但 EMIB 由於矽橋極短且區域性，對基板整體翹曲和熱應力的控制更有利。

4 關鍵引數

評估 EMIB 互連效能與適用性的關鍵指標包括（表內數值基於行業公開資料和英特爾歷年論文的定性範圍，未列出年份的具體數字需查閱最新官方文件）：

引數	說明	典型範圍/合理預期
微凸塊間距	矽橋上相鄰凸點的中心距	36–55 µm（據英特爾論文及行業報道）
每橋訊號線數	單橋可承載的高速訊號對數	數千線，具體取決於橋尺寸和層數
每線資料速率	每對差分線或單端線的工作位元率	數 Gbps 至 10+ Gbps（UCIe 標準模組可達 16 Gbps 以上，與工藝相關）
橋總面積	矽橋的晶片尺寸	數平方毫米至十幾平方毫米（公開資料未見統一上限）
互連延遲	訊號從晶片 A 經橋到晶片 B 的總飛行時間	低於數納秒，主要由物理距離決定
功耗效率	包含 PHY 和通道損耗的總能耗	通常 <1 pJ/bit（行業並行介面經驗值，實際依速率和工藝波動）
最大整合面積	單個封裝內可容納的總矽面積與晶片數目	可通過多個橋拼接，理論上超越單光罩面積（~800 mm²），Ponte Vecchio 等產品已整合數顆計算單元與 HBM
熱阻	橋區域的垂直熱阻	額外引入的熱阻較低，但長距離熱量傳導需依賴基板散熱方案

注：上表部分引數的具體數值因產品代際、採用的橋工藝（如是否引入中繼器）和互連協議而異。對於官方未單獨揭露的指標，暫列為“公開資料未見”，讀者應以英特爾最新產品資料表為準。

5 技術路線

2.5D/3D 封裝互連的技術路線可歸納為三大流派，EMIB 代表“嵌入式區域性矽互連”路線。以下從整合架構、互連介質和典型應用三個維度梳理：

• 路線一：全尺寸矽中介層（台積電 CoWoS‑S、三星 I‑Cube） 採用整面矽片作為中介基板，所有計算晶片與 HBM 堆疊均通過微凸塊連線到中介層上的頂層金屬。優勢是互聯密度最高、訊號路徑一致性好，適合高頻寬 HBM 整合。侷限性在於光罩面積約束、矽基板成本高，且機械應力與散熱設計較複雜。台積電隨後推出 CoWoS‑L（區域性矽橋加有機中介層）以彌補面積限制，實質上與 EMIB 思路部分趨同。

• 路線二：有機基板扇出與區域性橋（EMIB、SPIL FO‑EB 等） 以 EMIB 為典型，強調“哪裡需要高密度就放橋”，保留有機基板作為供電和低速訊號的主體。這種路線能夠突破光罩限制、減少矽面積，同時維持低於全矽中介層的成本。後續許多 OSAT 廠家（如日月光、Amkor）也推出了類似的“嵌入式橋”方案，形成了類 EMIB 的競爭生態。

• 路線三：全 3D 堆疊與混合鍵合（英特爾 Foveros、台積電 SoIC、三星 X‑Cube） 通過晶片面對面堆疊和混合鍵合（hybrid bonding）實現超高垂直互連密度，進一步縮小凸塊間距至 10 µm 以下。3D 堆疊可與 2.5D 結合（如英特爾 Co‑EMIB），形成立體異構系統。這一路線尚在快速演進，主要應用於需要極低延遲和高頻寬的儲存與邏輯整合。

EMIB 在當前階段被定位為既有平面擴充套件性又能兼顧高頻寬的“中間態”，其生命力體現為與 3D 堆疊技術的互補——從橫向拼接走向縱橫結合的多層次整合，以滿足未來萬億電晶體系統的要求。

6 上游

EMIB 的上游供應鏈涉及矽橋製造、基板加工、材料與工具等多個環節：

• 矽橋晶圓製造 使用成熟製程節點（例如 22 nm、14 nm 或類似低功耗邏輯工藝）在 300 mm 晶圓上製造無源或有源橋晶片。主要供應商為英特爾的內部晶圓廠，理論上也可由其他代工廠提供（公開資訊顯示目前仍以英特爾自供為主）。

• ABF 載板與嵌入式基板 有機基板是 EMIB 的主體，需在積層過程中嵌入矽橋。具備精細開腔、對位貼裝和樹脂固定能力的基板供應商是關鍵。行業主流載板廠商包括日本的 Ibiden、Shinko Electric、臺灣的 Unimicron、Nan Ya PCB、奧地利的 AT&S 等。這些廠商擁有高階 ABF 載板技術與裝置，正積極研發面向嵌入式橋的專用產線。

• 材料類 微凸塊電鍍液、銅柱焊料、底填料、非導電膠膜（NCF）等材料直接影響橋的互連可靠性與散熱效能。主要供應商包括 MacDermid Alpha、Atotech、Namics、Hitachi Chemical（現 Resonac）等。

• EDA 與設計自動化 多晶片協同設計需要 EDA 工具支援跨晶片的訊號完整性模擬、電源分配網路分析、熱模擬與橋版面配置最佳化。Cadence、Synopsys 以及 Siemens EDA（原 Mentor）均推出了面向 2.5D/3D 設計的流程與驗證工具。英特爾的內部工具鏈也對 EMIB 設計提供定製化支撐。

• 裝置 矽橋對位貼裝需要高精度熱壓鍵合機與貼片機，例如 Besi、ASM Pacific、Panasonic 等廠商的先進封裝裝置；基板嵌入所需的雷射開腔、等離子清潔和光學檢測裝置也屬於上游關鍵裝備。

7 下游

EMIB 的下游直接面向需要大規模異構整合的晶片系統和最終應用：

• 高效能運算與資料中心 包括通用伺服器 CPU、資料中心 GPU 與 AI 加速器。英特爾 Ponte Vecchio GPU 是 EMIB 的典型應用，通過多個 EMIB 將計算模組、快取模組與 HBM 高頻寬記憶體橫向拼接，實現百億電晶體級別的系統整合。

• 可程式設計邏輯與網路晶片 Stratix 10、Agilex 等 FPGA 系列使用 EMIB 連線 FPGA 邏輯核心與高速收發器、HBM 或處理器，以提供可配置的高頻寬 I/O。大型交換晶片與 SmartNIC 也可藉此整合多埠 SerDes 與計算單元。

• 儲存與記憶體系統 HBM 堆疊與邏輯晶片的高速匯流排連線。相比矽中介層，EMIB 允許 HBM 與計算晶片在更大面積上靈活佈置，不受單箇中介層光罩限制。

• 客戶端與邊緣平台 雖然目前主要集中在大晶片領域，但英特爾也探索在客戶端產品（如部分酷睿處理器）中使用 EMIB 連線計算 Die 與 PCH 或圖形模組，以提升能效和功能整合度。

• 封裝與測試服務商 日月光、Amkor 等大型 OSAT 通過獲得類似嵌入橋的技術授權或自主研發，為無晶圓廠客戶提供類 EMIB 的封裝服務，成為英特爾 IFS 在該領域的潛在競爭對手或合作方。

8 受益公司

以下公司因 EMIB 技術及其生態發展而處於產業受益鏈之中（列舉基於技術關聯和市場地位，不構成任何投資評價）：

• 英特爾：EMIB 的發明者和核心實施者。通過將該技術用於自身產品（Xeon、Agilex、Ponte Vecchio 等）並向 IFS 客戶提供 EMIB 封裝服務，英特爾有望擴大先進封裝營收，增加封裝資產利用率。
• ABF 載板廠商：Ibiden、Unimicron、AT&S 等，因嵌入式橋載板工藝難度的提升，單顆載板價值量可能上升，客戶匯入成功後有望帶來營收增量。
• 先進封裝材料與裝置商：如 Besi、ASM Pacific 的貼裝裝置，以及底填料、電鍍材料的頭部供應商，可能受益於嵌入橋工藝專用耗材和裝置的訂單增長。
• EDA 工具廠商：Cadence、Synopsys 等在 2.5D/3D 設計流程上的工具銷售和 IP 授權有望隨 Chiplet 設計需求增加而增長。
• OSAT 廠商（日月光、Amkor 等）：通過自研或合作推出嵌入橋互連方案，承接來自無晶圓廠客戶的 2.5D 封裝訂單，在中高階封裝領域與英特爾形成既競爭又合作的格局。
• 晶片設計公司（潛在受益）：若英特爾 IFS 提供開放的 EMIB 工藝設計套件（PDK）與標準互連線口，其他高效能晶片設計公司如 NVIDIA、AMD、Broadcom 等理論上也可成為潛在使用者，但截至 2025 年 4 月，公開資料未見除英特爾內部及個別合作方以外的大規模外部客戶量產案例。

9 市場規模

全球 2.5D/3D 先進封裝市場正在快速擴張。根據第三方調研機構 Yole Intelligence 於 2023 年釋出的《Advanced Packaging Market Monitor》，2.5D/3D 封裝市場在 2022 年的規模約為 90 億美元級別，預計到 2028 年將增至 200 億美元以上（具體數值因報告版本差異存在浮動，此處未列出精確預測數字，請以最新報告為準）。其中，用於高效能運算和 AI 的 2.5D 矽中介層方案佔據較大份額，而嵌入式橋方案目前仍處於商業化的早期爬坡階段。

EMIB 的獨立市場規模並未有公開權威機構單獨拆分。其需求主要受兩大因素驅動：1）英特爾自身產品（資料中心 GPU、FPGA、網路晶片等）中採用 EMIB 的比例；2）外部客戶通過 IFS 採用 EMIB 進行 Chiplet 整合的數量。由於英特爾先進封裝營收歸屬於其“英特爾代工服務”及其他業務分部，且公司未單獨揭露 EMIB 的具體營收或出貨量，因此無法對 EMIB 專屬市場規模給出精確測算。

在地區結構上，北美、中國臺灣和韓國是 2.5D 封裝的核心供應地，隨著英特爾在美國新墨西哥州和馬來西亞等地的先進封裝產能擴張，EMIB 的產能基數預期上升，但其市場滲透仍取決於與台積電 CoWoS 系列、三星 I‑Cube/RDL 以及 OSAT 嵌入橋方案的競爭態勢。綜合看，EMIB 作為差異化技術，在特定大尺寸異構整合場景中具有獨特優勢，但若要成為市場主流方案，還需要在代工客戶生態、成本最佳化及設計工具支援方面取得更大進展。

10 玩家對比

在 2.5D/3D 先進封裝領域，EMIB 面對的主要競爭者與對應技術路線如下：

企業	技術方案	核心特點	當前商用情況
英特爾	EMIB + Foveros + Co‑EMIB	區域性嵌入矽橋；可結合 3D 堆疊；IDM 全流程可控	已量產於 Agilex FPGA、Ponte Vecchio GPU；IFS 計劃外部服務
台積電	CoWoS‑S/R/L + InFO + SoIC	整面矽中介層（S）、區域性橋 + 有機中介層（L）、扇出型（InFO）、3D 混合鍵合（SoIC）	大規模量產，廣泛應用於 NVIDIA、AMD、博通等 HPC 晶片；市場主導地位
三星	I‑Cube / X‑Cube / RDL 中介層	矽中介層、嵌入橋或扇出型 RDL；3D 堆疊	已用於部分自家及客戶 HPC 產品，份額次於台積電
Amkor	類嵌入橋方案	利用 OSAT 的封裝平台開發橋嵌入技術，服務無晶圓廠客戶	與特定客戶聯合研發，量產規模未公開
日月光	FO‑EB 等	基於 FOCoS 平台發展嵌入式橋，搭配扇出工藝	已展示技術平台，具體客戶匯入情況未公開

從生態成熟度看，台積電 CoWoS 在當前 AI 加速器領域佔據主導，第三方 IP、HBM 互連驗證以及量產經驗均強於 EMIB 生態。EMIB 的核心差異在於允許更大的水平擴充套件、更有機的成本結構以及與英特爾製程和產品深度繫結。行業觀察者普遍認為，EMIB 更大的機會在於英特爾自家產品線及那些希望超越光罩極限、需多晶片異構整合的 IFS 客戶。

11 風險

EMIB 技術及相關產業鏈面臨的主要風險包括：

1. 單一供應商依賴與生態封閉性 EMIB 的核心工藝和設計工具高度依賴於英特爾自身。如果英特爾先進封裝產能建設延遲或良率爬坡不如預期，可能影響內部產品出貨及外部客戶的採用意願。同時，相較於台積電 CoWoS 已被多家 EDA、IP 和測試廠商廣泛支援的開放性，EMIB 生態仍相對封閉。

2. 競爭技術擠壓 台積電 CoWoS‑L 已採用區域性矽橋與有機中介層的混合方案，直接回應了 EMIB 的面積擴充套件優勢。此外，三星與主要 OSAT 廠商也在推進嵌入橋或低成本的扇出型方案，可能在中端 2.5D 市場對 EMIB 形成替代威脅。若市場主流選擇全矽中介層加 3D 堆疊的組合，EMIB 的應用範圍可能被壓縮。

3. 技術良率與可靠性挑戰 矽橋嵌入有機基板的工藝涉及精密的腔體加工、對位和熱壓鍵合，任何工藝偏差都可能導致橋偏移、微凸塊開路或在後續熱迴圈中出現底填開裂。長期可靠性的資料仍在積累中。對於需要極高可靠性的汽車、航空航天等領域，驗證週期更長。

4. 成本優勢的不確定性 雖然理論分析表明 EMIB 可以省去大面積矽中介層的成本，但嵌入式基板的額外工藝步驟、橋晶片的測試與貼裝，以及整套專用裝置投入，可能使初期成本高於預期。只有在體量達到一定規模後，其相對矽中介層的成本優勢才能充分兌現。

5. 客戶匯入緩慢 英特爾代工服務（IFS）正處於拓展客戶階段，EMIB 作為差異化封裝服務需要吸引重量級無晶圓廠客戶。若這些客戶已在 CoWoS 生態中深度繫結，轉向或兼用 EMIB 的意願較低，可能導致 IFS 的 EMIB 產能利用率不足，延緩技術迭代。

6. 熱管理複雜性 雖然 EMIB 區域性矽橋熱阻較低，但多顆高功率晶片在有機基板上密集排布，總熱量需要通過封裝上方的散熱模組匯出。有機基板的熱導率遠低於矽，可能導致區域性熱點向 PCB 和系統散熱提出更高要求。整體散熱設計的不確定性可能約束晶片功耗密度的提升。

12 誤讀糾偏

• 誤讀 1：“EMIB 就是縮小版的矽中介層” 糾偏：雖然 EMIB 和矽中介層均使用矽作為互連介質，但 EMIB 是區域性、嵌入有機基板內的微型橋，不承載整個晶片系統的供電網路，也並非所有晶片的公共底座。它只負責晶片間的高速訊號，電源和低速 I/O 仍由傳統有機基板承擔，這使得面積擴充套件更自由、成本結構不同。

• 誤讀 2：“EMIB 只能在英特爾自家工藝上實現” 糾偏：EMIB 橋晶片本身通常採用成熟製程製造，可由英特爾晶圓廠生產，也可由其他代工廠代工。其嵌入工藝與前端電晶體製程無直接繫結。任何晶片設計只要適配微凸塊間距與互連協議（如 AIB 或 UCIe），理論上均可通過 EMIB 互連。英特爾已明確表示將通過 IFS 向外部客戶提供 EMIB 封裝服務。

• 誤讀 3：“用了 EMIB 就不需要 3D 堆疊” 糾偏：EMIB 是 2.5D 的橫向互連技術，Foveros 是 3D 的垂直堆疊技術，二者定位不同且互補。英特爾已提出“Co‑EMIB”架構，將底部晶片用 3D 堆疊，再通過 EMIB 水平連線其他單元，實現縱橫交錯的多層次整合。兩者不存在替代關係，而是協同建置更復雜的系統。

• 誤讀 4：“EMIB 只能連線 2 顆晶片” 糾偏：EMIB 支援多橋分佈，可以在一顆封裝內同時連線 2 顆以上的晶片，形成星形或鏈式拓撲。Ponte Vecchio GPU 中即部署了多個 EMIB 橋，用以連線多塊計算模組、快取模組和 HBM 堆疊，證明了多對多連線的可行性。

• 誤讀 5：“EMIB 會完全取代矽中介層” 糾偏：兩者各有適用場景。對於需要極高全晶片互連密度且面積在光罩尺寸內的高階 AI 晶片，CoWoS‑S 仍然是最優解；而 EMIB 更擅長超大面積、多異構芯粒的場景。未來很長一段時間內，兩條路線將共存，且各自向中間形態演進（如 CoWoS‑L 與 EMIB 趨同）。

13 最新事件

• Ponte Vecchio 量產與部署（2023‑2024 年）：英特爾面向 HPC 與 AI 的 Ponte Vecchio GPU 採用大量 EMIB 橋實現多計算單元與 HBM 的拼接，該產品已應用於美國阿貢國家實驗室的 Aurora 超級計算機，成為 EMIB 在大規模系統整合的標誌性案例。公開資料顯示，該 GPU 包含超過 1000 億個電晶體，使用了數十個 EMIB 橋（具體數量英特爾未逐一揭露）。

• UCIe 標準與 EMIB 對齊（2022‑2024 年）：英特爾是 UCIe 標準的主要發起方之一。UCIe 1.0 及 1.1 版本中定義了面向 2.5D 封裝的物理層規範，其高階封裝（Advanced）模式的凸塊間距和通道要求與 EMIB 的物理特性高度相容。這為第三方晶片設計公司基於 UCIe 介面接入 EMIB 提供了標準化基礎，降低了生態適配門檻。

• 英特爾代工服務宣佈外部 EMIB 供應（2023‑2024 年）：英特爾多次在投資者會議和技術論壇中表示，將對外提供EMIB 和 Foveros 封裝技術作為代工服務的一部分。2023 年有媒體訊息稱某“大型雲端服務提供商”正在與英特爾合作，利用 EMIB 為其定製處理器，但具體客戶和產品細節截至 2025 年 4 月尚未正式公佈。

• 下一代微凸塊間距縮減：行業會議（如 ECTC 2023‑2024）發表的研究顯示，英特爾正在推進更小凸塊間距（接近 30 µm 級）的 EMIB‑產品相變，並與混合鍵合技術配合，逐步實現更高的頻寬密度和更低的功耗。這些進展仍處於研發或早期工程階段，具體量產時間表未公開。

• 產能版面配置：英特爾已在新墨西哥州和馬來西亞檳城等地擴建先進封裝設施，以支援 EMIB 和 Foveros 的產能需求。2024 年初的官方宣告中提到，新墨西哥廠區將重點發展嵌入式橋的製造與組裝能力，預計於 2024‑2025 年間逐步投產（資料來源：英特爾新聞稿，具體時間請以最新財報展望為準）。

注：以上事件資訊基於公開新聞和行業會議摘要，最新進展請以英特爾官網、SEC 檔案及 IEEE 會議論文為準。

14 追蹤指標

長期觀察 EMIB 技術發展及產業影響的實用指標包括：

1. 英特爾先進封裝營收及佔比 在英特爾財務報表中，關注“英特爾代工服務”或“其他”分部下的封裝相關營收，以及管理層對 EMIB 設計獲勝（design wins）數量的揭露。

2. 採用 EMIB 的產品型號與出貨量 追蹤已官方確認使用 EMIB 的處理器、FPGA 及資料中心 GPU 的產品列表、出貨量趨勢和效能評測，可間接評估技術成熟度與良率水平。

3. IFS 外部客戶公告 是否有無晶圓廠晶片公司或雲端服務提供商公開宣佈採用 EMIB 進行 Chiplet 整合，是衡量 EMIB 生態開放的里程碑。關注相關技術論壇和英特爾代工活動的合作訊息。

4. UCIe 標準更新與互操作測試 UCIe 規範的修訂、物理層引數與 EMIB 的對齊程度，以及多廠商晶片在 EMIB 環境下的互操作性測試結果，直接關係到生態擴大速度。

5. 先進封裝產能與良率 英特爾在新墨西哥州、馬來西亞等地的先進封裝工廠建設進度、產能爬坡情況和良率資料（部分可能在季度電話會議中提及）。

6. 競品技術動態 台積電 CoWoS‑L 的市場份額變化、三星嵌入式橋方案的客戶匯入、OSAT 類 EMIB 技術量產進展，均可作為競爭環境的參照。

7. ABF 載板高階產品營收與產能 主要載板廠商在嵌入式橋載板方面的資本支出、技術進展及營收貢獻，可間接反映 EMIB 及相關方案的上游需求景氣度。

8. 學術與會議論文指標 ECTC、ISSCC、VLSI 等會議上發表的關於 EMIB 或類 EMIB 技術的論文數量、核心指標提升（頻寬密度、pJ/bit、橋密度），代表技術演進的活躍度。

15 信源

• Mahajan, R. et al., “Embedded Multi‑die Interconnect Bridge (EMIB) – A High Density, High Bandwidth Packaging Interconnect,” IEEE Electronic Components and Technology Conference (ECTC), 多年度版本。
• Intel Corporation, “Intel Advanced Packaging: EMIB,” Official Technology Briefs and White Papers, intel.com.
• Gomes, W. et al., “Ponte Vecchio: A Multi‑Tile GPU for Exascale Computing,” IEEE Micro, Vol. 42, No. 2, 2022.
• Intel, “UCIe™ (Universal Chiplet Interconnect Express) – A New Standard for Chiplet Interconnect,” White Paper, 2022.
• Yole Intelligence, “Advanced Packaging Market Monitor,” 2023‑2024 各季度更新，Yole Group。
• TSMC, “CoWoS® Technology,” 台積電官方網站技術頁面。
• Samsung Semiconductor, “I‑Cube / X‑Cube” 封裝技術頁面。
• 日月光投控 (ASE)、Amkor Technology 公司官網及投資者簡報，2023‑2024 年度。
• Ibiden Co., Unimicron Corp., AT&S 等載板供應商相關產品目錄及投資者資料。
• ISSCC、VLSI Symposium 歷年會議議程與摘要，IEEE Xplore 數字圖書館。
• 英特爾季度財報及投資者電話會議記錄，2022‑2025 年，intc.com。
• 相關科技媒體報道（AnandTech、Tom’s Hardware、SemiAccurate、The Next Platform 等），供事件參考。

宣告：本文所有涉及財務、市場份額、出貨量、產能數字的具體數值若非註明來源和年份，均屬“公開資料未見”或“未經本次核實”，不可作為實際指標引用。技術引數多源於公開論文與行業推定，真實設計以英特爾官方最新技術文件為準。本文不提供任何形式的投資建議、買賣建議或價格預測。