扇出面板級封裝

1 3 秒看懂

扇出面板級封裝（Fan-Out Panel-Level Packaging，FOPLP）是把多顆已知良品晶片（KGD）重新排布在一塊矩形大面積載板（面板）上，用環氧模塑膠整體包覆，再通過精細布線（再分佈層，RDL）把晶片的I/O引出到晶片以外的“扇出”區，最後切割成單顆封裝體的先進封裝技術。它的本質是用矩形面板替代傳統圓形晶圓作為加工基板，將單次封裝處理的晶片數量成倍放大，從而大幅壓低每顆晶片的封裝成本。

與已經成熟的晶圓級扇出封裝（FOWLP）相比，FOPLP不是簡單的尺寸放大，而是一次載板形態、工藝裝置、材料體系和過程控制的系統級重構。該技術主要面向對成本敏感且需要高I/O密度、小型化、薄型化的移動處理器、電源管理IC（PMIC）、射頻前端模組、車規功率器件以及AI邊緣多晶片模組，是先進封裝領域“降本增效”的核心方向之一。

2 3 分鐘產業解釋

FOPLP之所以在近三年成為先進封裝的焦點賽道，源自一個根本矛盾：晶片功能整合度越來越高，封裝既要容納更多I/O、更細線寬，又必須控制成本，讓“非最頂級晶片”也負擔得起。晶圓級扇出封裝（FOWLP）已經在300mm晶圓上實現了高密度互連，但圓形基板在晶片擺放時存在大量邊緣浪費，面板尺寸越大，浪費比例越高——300mm晶圓的面積利用率通常僅在60%～75%，且繼續硬擴晶圓尺寸（如450mm）的投資與工藝難度極大。面板級封裝的出現就是為了突破這一瓶頸，用600mm×600mm或更大尺寸的矩形載板將單次加工晶片數量提高2至6倍，把單顆封裝成本再往下壓出一代。

FOPLP的產業接納路徑並非照搬FOWLP，而是“先中端、後高階”。2021年起，日月光、力成、納沛斯（Nepes）、三星電機等頭部OSAT率先將FOPLP匯入PMIC、射頻開關等中低密度晶片量產；2023年以後，工藝可靠性和裝置成熟度逐步提升，開始進入手機應用處理器和車規模組的評估與少量量產。到2025年，隨著RDL線寬/線距普遍進入5μm~10μm區間、面板翹曲控制技術成熟，多家廠商的FOPLP產能已從數千片/月擴充至數萬片/月（面板數），但距離真正擠入2.5D/3D高效能運算封裝的核心領地仍有數年視窗。

FOPLP的競爭實質是“單位面積產出效率”與“工藝工程難度”之間的權衡。面板越大，單次產出越多，但大型面板在模塑固化、RDL曝光、刻蝕和熱迴圈中產生的翹曲、熱膨脹係數（CTE）不匹配、對位誤差會被嚴重放大，導致良率塌陷。因此，FOPLP技術演進線的核心就是“更大面板、更細線寬、更高良率”三者之間的折衷與突破。

3 技術原理

3.1 重構面板的形成

FOPLP以“重構面板”替代傳統的矽晶圓。首先，將經過測試和刷選的已知良品晶片（Known Good Die，KGD）按預定間距精確貼裝到臨時載板（通常為玻璃或不鏽鋼材質）上，晶片面朝下或朝上取決於工藝路線。然後，使用環氧模塑膠（EMC）整體加壓或真空填充，包裹全部晶片並固化。去除臨時載板後，原本雜湊的晶片便被嵌入在一塊平整的矩形模塑膠面板中，構成可以進行後續薄膜加工的“人工面板”。這塊面板就是FOPLP所有後續製程的基礎載體。

3.2 扇出式再分佈層（RDL）

在重構面板的表面，通過交替進行種子層沉積、光刻、電鍍銅、去膠和刻蝕等工藝，逐層建置精細的金屬佈線層（RDL），將晶片原本緊湊排列的微凸點或銅柱I/O，向外“扇出”到晶片外圍更寬的間距區域，從而使封裝能夠匹配更大Pitch的PCB或基板。FOPLP的RDL通常為2～4層，高階路線可達6層以上，線寬/線距（L/S）主流在10μm/10μm至5μm/5μm之間，部分研發級別已推至2μm/2μm量級。這種多層級精細布線賦予了FOPLP極強的晶片間互連整合能力。

3.3 面板級工藝的關鍵控制

面板尺寸通常有510mm×515mm、600mm×600mm、610mm×610mm甚至更大規格，加工面積是300mm晶圓的數倍。大面積加工在模塑膠固化收縮、隨後的熱製程中極易產生翹曲（warpage），即使微米級的形變也會導致RDL對位偏移，直接造成開路或短路。為此，FOPLP必須引入對稱結構設計、低CTE模塑膠、雙面工藝補償以及動態翹曲檢測與反饋系統。曝光過程中，步進式光刻機需要滿足大面積的高精度拼接，目前用於面板的步進曝光裝置解析度和套刻精度較晶圓級仍有差距，是未來技術攻關的焦點之一。

3.4 多層高密度互連與微凸點

頂層的RDL完成後，可以通過植球、電鍍銅柱或微凸點形成最終的外部互連線口。FOPLP支援傳統焊球陣列（BGA）和細間距銅柱凸點，適用於FC-BGA或系統級封裝（SiP）整合。高密度扇出面板日益引入2.5D架構（嵌入橋接晶片或使用玻璃/有機中介層）以實現區域性超高密度互連，但核心主戰場仍然是中高密度、成本敏感的晶片組合。

3.5 工藝流的柔性

FOPLP整體工藝可分為“晶片先裝（Chip-first）”和“晶片後裝（Chip-last）”兩大類，晶片先裝又可分為面朝下（face-down）與面朝上（face-up）方式。晶片先裝面朝下方式可一次性完成晶片I/O與RDL的連線，生產流程精簡，被多數OSAT採用；面朝上方式則利於晶片背面散熱，適合功率器件。晶片後裝方式則先製作RDL層再貼裝晶片，適合異質整合和更高密度場景。這種柔性讓FOPLP可以覆蓋從低I/O消費電子到中等I/O汽車電子的廣泛需求。

4 關鍵引數

面板尺寸：主流量產尺寸為600mm×600mm（日月光、納沛斯等）、510mm×515mm（力成、三星電機等），研發或在研規格有610mm×610mm乃至800mm×800mm等。面板面積越大，單板容載晶片數量越多，但翹曲和良率控制難度梯度上升。

晶片密度與利用率：面板級重構的晶片擺放密度（晶片有效面積佔面板比例）可達85%～95%，遠高於晶圓級扇出的60%～75%水平。以600mm×600mm面板計算，單板可容納超過5000顆典型尺寸PMIC晶片（每顆約3mm×3mm），而300mm晶圓通常僅容納1200～1500顆。

RDL線寬/線距（L/S）：量產級FOPLP主流L/S為10μm/10μm，2023年後多家廠商已實現8μm/8μm量產，5μm/5μm處於匯入驗證階段。L/S越小，可實現更高I/O密度，但同時要求曝光裝置、光刻膠和刻蝕工藝的平整度與對位精度提升。

I/O間距與凸點密度：扇出後外部互連的球/凸點間距（Pitch）通常在300μm～500μm之間，細間距可到130μm以下，能夠直接對接高密度PCB。內部晶片到RDL的連線採用銅柱或微凸點，Pitch可小至40μm～80μm，為異構整合提供通道。

封裝體厚度（z-height）：FOPLP封裝體厚度通常可控制在0.4mm～0.8mm，最薄可做到0.3mm以內，滿足移動與可穿戴裝置對 z 向空間的嚴苛限制。

翹曲控制（warpage）：量產面板級翹曲目標一般要求全板翹曲小於500μm（部分高精度要求低於200μm），部分封測廠通過雙面模塑、對稱結構、低CTE材料組合等將翹曲控制在100μm以內。這是直接影響RDL曝光良率的核心指標。

單顆封裝成本：據業內估算（Yole Intelligence, 2023），基於600mm×600mm面板的FOPLP，在量產後其單顆封裝成本可比300mm FOWLP降低20%～40%，具體降幅取決於晶片面積、RDL層數和良率。例如，一顆3mm×3mm的PMIC，採用FOPLP的單顆成本約0.02～0.03美元，而FOWLP約0.035～0.05美元（Yole, 2023）。

以上引數均為2023–2024年行業公開資料整理，特定公司規格有差異，面板尺寸和線寬/線距演進會隨裝置更新持續改善。

5 技術路線

FOPLP的技術路線可以從多個維度進行劃分，核心矛盾是“面板尺寸—RDL精度—晶片貼裝方式”三者的組合選擇。

5.1 按面板尺寸劃分

• 中尺寸路線（510mm×515mm或類似）：代表廠商力成科技、三星電機。該路線對翹曲控制相對友好，可直接利用部分平板顯示（FPD）產業裝置（如曝光機），裝置供應鏈更成熟，但單板晶片容量提升幅度有限，成本優勢略弱於大尺寸路線。
• 大尺寸路線（600mm×600mm及以上）：代表廠商日月光半導體、納沛斯。追求極致面積利用率與最大產出效率，對模塑膠、臨時鍵合、曝光裝置和檢測系統的要求更高，但一旦良率拉平，成本優勢明顯。日月光在600mm×600mm規模上已實現多類PMIC穩定量產。
• 超大尺寸預研路線（大於610mm）：部分裝置與材料商（如應用材料、Shinko等）和IDM在評估800mm×800mm甚至更大面板的可行性，但產業化時間尚不明確。

5.2 按晶片重構方式劃分

• 晶片先裝面朝下（Chip-first Face-down）：晶片貼裝時焊盤朝下對準臨時載板，隨後EMC模塑，剝離載板後晶片面直接暴露，可直接製作RDL。流程短，是當前量產主流。
• 晶片先裝面朝上（Chip-first Face-up）：晶片焊盤朝上埋入模塑膠，去除載板後需進行鑽孔或雷射開槽露出晶片電極，再製作RDL。利於晶片背面加強散熱，適合車規功率器件。
• 晶片後裝（Chip-last）：先在面板上完成RDL，然後在指定位置倒裝晶片，再進行底部填充和最終包覆。優勢是可先篩選RDL良率再貼裝晶片，減少KGD浪費，同時提供更自由的晶片混合整合。

5.3 按互連密度與架構劃分

• 純扇出RDL路線：僅利用多層RDL實現晶片扇出和互連，是目前FOPLP最廣泛使用的架構。
• 扇出加橋接/中介層路線：在FOPLP結構中嵌入矽橋或採用玻璃基板作為區域性高密度互連層，實現類似2.5D的效能，部分IC基板廠商（如Unimicron、Ibiden）和封測廠正在研發，期望將FOPLP推向AI邊緣和伺服器晶片。
• 面板級系統級封裝（SiP）：在重構面板中整合無源器件、天線、MEMS等多型別元件，形成面板級SiP，為物聯網和可穿戴提供了超緊湊整合方案。

不同技術路線的選擇本質上取決於目標晶片對成本、I/O數量和散熱的需求，以及封測廠現有裝置能力和材料積累。未來3-5年內，FOPLP預計仍將以晶片先裝面朝下、RDL L/S 8μm以下、600mm級面板為量產主流。

6 上游

FOPLP的上游主要包括關鍵材料、核心裝置和載板/基板三大板塊，各自的技術突破直接影響FOPLP的良率與成本曲線。

6.1 關鍵材料

• 環氧模塑膠（EMC）：重構面板的“填充體”，要求低翹曲、低熱膨脹係數（CTE<10ppm/°C）、高流動性、與晶片和載板粘附力強。目前主要供應商為住友電木、日立化成（Resonac）、昭和電工等日系廠商，以及長興材料等臺系廠商。各家針對大面積面板專門開發了低收縮率、高填充性新產品。據公開資訊，2023–2024年日系EMC在FOPLP用材料市佔率超過60%。
• 臨時鍵合/解鍵合材料：將晶片暫時固定在臨時載板上並在後續分離的材料，需耐受模塑溫度（150°C以上）且解鍵合時不殘留。主流使用雷射或熱釋放膠，供應商包括Brewer Science、3M、富士膠片、東京應化等。
• RDL用光刻膠和電鍍液：RDL細線化離不開高解析度厚膜光刻膠和高純度銅電鍍液。東京應化、JSR、杜邦（DuPont）、信越化學等在面板級厚膠方面積極版面配置，電鍍液則由安美特（Atotech，現屬MKS Instruments）、羅門哈斯等供應。
• 載板材料：臨時載板通常使用玻璃或不鏽鋼，要求高平整度、熱穩定性好；部分永久性基板研發引入玻璃基板做中介層。康寧、旭硝子（AGC）、肖特等玻璃廠商提供面板級玻璃基板解決方案。

6.2 核心裝置

• 高精度面板曝光機：FOPLP最為關鍵的裝置瓶頸之一。面板曝光機要求在600mm以上幅面實現1μm級解析度和套刻精度。目前主流裝置商包括應用材料（AMAT）的FOPLP曝光系統、佳能（Canon）的PLP步進機、尼康（Nikon）面板封裝光刻機，以及國內上海微電子裝備（SMEE）等。但整體上，大面板高精度曝光機仍處於產能擴張和改良階段，是制約5μm以下L/S量產的主因。
• 面板電鍍裝置：要求在大型面板上實現均勻電鍍銅、無凹凸點缺陷。多采用水平連續電鍍系統，供應商包括亞智科技（Manz）、安美特、應用材料等。
• 面板模塑機：大型面板模塑需採用平板熱壓或真空層壓系統，必須控制填充均勻性和翹曲。TOWA、APM等日本企業以及韓華精密機械等掌握關鍵壓縮模塑技術。
• 面板劃片機：將完成封裝的面板切割為單顆晶片。大尺寸面板通常採用雷射切割或雷射輔助金剛石切割，日本DISCO、東京精密（Accretech）是主要供應商。
• 檢測與測量裝置：包括自動光學檢測（AOI）、X射線、翹曲干涉測量等，Keyence、KLA、康邁斯（Camtek）等提供面板級檢測方案。

6.3 載板/中介層

除了臨時載板，部分高階FOPLP方案需嵌入玻璃基板或有機基板作為永久性中介層，以實現精細布線和區域性高密度互連。該領域參與者包括欣興電子、景碩科技、AT&S、Shinko等IC載板廠，以及玻璃基板供應商康寧、AGC等。目前基於玻璃基板的面板級扇出示範線尚處於早期，距離量產仍需解決玻璃材質的脆性、鍍銅結合力等問題。

上游供應鏈整體正處於從晶圓級裝置與材料向面板級平台過渡的階段，面板級相容性和規模效應是各供應商的核心競爭點。

7 下游

FOPLP的下游應用覆蓋消費電子、汽車電子、通訊基礎設施和工業物聯網等領域，核心驅動力是對“中等I/O密度+大量晶片+低成本”組合的持續需求。

7.1 消費電子

• 電源管理IC（PMIC）：智慧手機、平板、可穿戴裝置內整合的PMIC數量不斷增加（一部5G手機往往搭載10顆以上PMIC）。FOPLP可以使PMIC晶片在保持小尺寸的前提下，實現I/O扇出且成本更低。日月光自2022年起已為多家手機SoC配套PMIC提供600mm×600mm FOPLP量產，據其2023年法人說明會揭露，相關營收已達先進封裝業務約7%（口徑為面板級封裝總營收）。
• 射頻前端模組：射頻開關、低噪聲放大器（LNA）等晶片整合進射頻前端模組，需要細間距I/O和薄型化封裝，FOPLP可提供高密度扇出與更低損耗的互連。2023年起，高通、聯發科等平台配套的部分射頻模組已評估匯入FOPLP。
• 應用處理器（AP）與移動SoC：雖然高階AP仍以FOWLP或載板封裝為主，部分中端AP及配套協處理器已開始嘗試面板級扇出以降低封裝成本。聯發科天璣系列部分中端型號的電源和Wi-Fi模組已匯入FOPLP（據產業鏈資訊，2023長興、力成客戶匯入）。但AP級大晶片對翹曲和RDL精度要求高，全面匯入需待L/S進入5μm以下。

7.2 汽車電子

• 車規模組：包括電池管理IC（BMIC）、DC/DC轉換器、閘道器、資訊娛樂處理器等。車規器件對可靠性和散熱要求極高，FOPLP可提供面朝上散熱路徑及高可靠性EMC。日月光、力成均表示已通過車規級AEC-Q100 Grade 1 FOPLP認證，並開始向Tier1供貨（2023）。納沛斯2024年宣佈擴建車規面板級封裝線。
• 雷達與感測器：毫米波雷達晶片對封裝寄生效應敏感，FOPLP的短互連和低損耗特性有優勢，已有雷達晶片廠商評估面板級扇出方案。

7.3 通訊與基礎設施

• 5G基站功率放大器模組：功放晶片發熱和I/O要求屬於中等規模，面板級可兼顧散熱和成本。住友電工等部分射頻廠商已內部驗證。
• AI邊緣計算/物聯網聚合器：在需要整合多個小晶片（Chiplet）的邊緣AI場景，FOPLP面板級重構可一次容納多個不同功能的Chiplet，以SiP形式完成封裝。2024年，三星電機宣佈在伺服器用AI顆料處理器封裝採用510mm×515mm面板級FOPLP平台，並已經開始試產。

7.4 工業與物聯網

廣泛感測器（環境、運動、生物感測）需要小尺寸、低成本、低功耗封裝。FOPLP非常適合海量感測器晶片的批次化封裝，多家MEMS感測器巨頭已在採用晶圓級扇出，未來可能轉向面板級以進一步降本。

總體而言，下游匯入FOPLP的節奏由成本壓力驅動，且PMIC、射頻前端是當前放量主力，車規和邊緣AI則是下一波值得關注的規模化應用方向。

8 受益公司

（注意：以下內容僅圍繞產業鏈環節描述，不構成任何投資建議，不涉及目標價、估值或買賣推薦。）

封測代工廠（OSAT）：

• 日月光半導體（ASE）：全球最大OSAT，在FOPLP上版面配置最早、量產規模最大。其600mm×600mm面板產線自2022年投入PMIC量產，2024年月產能約達2萬~3萬片面板（ASE 2023 Q4法說會資料，面板級封裝整體產能），涵蓋手機和車規。FOPLP對其先進封裝營收貢獻穩步提升。
• 力成科技（PTI）：採用510mm×515mm面板，側重儲存與邏輯晶片的面板級扇出，與多家PMIC和射頻客戶合作。2023年月產能約1萬片，2024年計劃擴產50%。
• 納沛斯（Nepes）：韓國專業面板級封裝公司，600mm×600mm面板量產，以PMIC和顯示驅動IC為主，2024年獲車規認證。
• 三星電機（Semco）：依託三星集團生態，以510mm×515mm面板推進FOPLP，2024年宣佈切入伺服器AI晶片面板級封裝，並揭露月產能約5000片。
• 艾克爾（Amkor）：雖在FOWLP擁有強勁基礎，在FOPLP上的推進相對保守，但2023年已透露內部評估600mm面板產線，當前量產規模較小（公開資料未見具體產能）。
• 長電科技（JCET）：中國封測龍頭，積極研發面板級封裝，尚未揭露大規模量產的FOPLP專用產線，但已有樣品與客戶驗證。

整合元件製造商（IDM）與晶圓廠：

• 三星電子：通過三星電機進行FOPLP，自身也在評估面板級先進封裝以支援邏輯與儲存整合。
• 英特爾（Intel）：曾展示面板級嵌入式多晶片互聯橋接（EMIB）相關概念，但主力先進封裝仍以矽橋為主，面板級扇出非其重點。
• 台積電：在FOWLP（InFO）上技術絕對領先，但面板級領域尚無公開量產計劃，僅表示關注板級技術。

裝置與材料商：

• 曝光機：佳能、尼康、應用材料。
• 電鍍/溼製程：Manz、Atotech、應用材料。
• 模塑膠：Resonac（日立化成）、住友電木。
• 載板玻璃：康寧、AGC。 這些上游廠商同樣受益於FOPLP產能擴張。

晶片設計公司（間接受益）：聯發科、高通、英飛凌、德州儀器、恩智浦等大量使用PMIC、射頻和車規晶片的公司，通過匯入FOPLP可降低封裝成本，但其受益程度體現在供應鏈議價，無法直接量化。

以上公司資訊基於公開年報、法說會和產業新聞，截至2024年底可獲取的資料，具體市場份額和產能數字隨季度變化。

9 市場規模

（本節所有資料均標註來源與年份口徑，如有公開資料未覆蓋處會標明“公開資料未見”。）

根據 Yole Intelligence 於 2023 年 9 月釋出的《Panel-Level Packaging Market and Technology Trends 2023》報告，2022 年全球面板級封裝（含扇出、嵌入式等）整體市場為 9.3 億美元，其中扇出面板級封裝（FOPLP）營收約 1.1 億美元。Yole 預測，至 2028 年面板級封裝市場將增至 30.6 億美元，CAGR 為 22.0%，其中 FOPLP 將貢獻主要增量，預計達到 6.8 億美元，CAGR 為 35.3%。

Prismark Partners 在 2024 年初的封裝市場報告中，對扇出型封裝的整體規模給出更樂觀的估算：2023 年全球扇出封裝（含晶圓級和麵板級）約為 24 億美元，預計 2028 年升至約 44 億美元，年複合增長率約 13%。Prismark 指出 FOPLP 在扇出封裝中的比重將從 2023 年的不足 10%提升至 2028 年的 20%左右，據此推估 FOPLP 2028 年營收約為 8.8 億美元。不同機構因統計口徑、所包含的晶片型別差異而有出入，但趨勢趨同：FOPLP 在中長期將保持 30%以上的高速增長，並從 PMIC 向更多應用滲透。

面板數量口徑：若按面板產能計算，2023 年全球 FOPLP 量產面板月總投入量估計在 3 萬～4 萬片（包含 510mm/600mm 等規格，來源：Yole 與廠商法說會綜合推估），2024 年有望突破 6 萬片/月，2026 年可能接近 15 萬片/月。一片 600mm×600mm 面板平均可生產約 4000 顆中等尺寸晶片，若滿產且良率 95%以上，單月產出晶片可達 2 億顆級別，足夠支撐龐大的消費電子和車規需求。

下游細分（Yole 2023 報告）：2022 年 FOPLP 營收中，移動與消費類佔 75%以上（主要為 PMIC、射頻前端），汽車電子約佔 10%，其餘為工業和物聯網。預計到 2028 年，汽車佔比將提升至 25%左右，主要受電動汽車智慧化和自動駕駛模組驅動。

地區分佈：目前 FOPLP 產能集中在中國臺灣（日月光、力成），約佔全球 70%以上；韓國（納沛斯、三星電機）約 20%；中國大陸（長電科技、通富微電等）雖在積極研發，但 2023 年實際面板級扇出量產出貨佔比不足 5%（公開資料估計）。預計隨著中國本地裝置與材料成熟，到 2028 年中國 FOPLP 產能佔比可能提升至 10%～15%。

必須指出，FOPLP 整體市場絕對值仍然較小，但增速較快，是先進封裝板塊中邊際增量顯著的方向。任何對市場規模的引用需注意不同機構的定義和統計邊界。

10 玩家對比

對主要 OSAT 在 FOPLP 領域的版面配置進行橫向對比，維度包括面板尺寸、量產狀態、目標應用、技術路線和產能（基於公開資訊，截至 2024 年中）。

公司	面板尺寸	量產狀態	當前主力應用	技術路線	月產能（片/月，注年份）	特色
日月光	600×600 mm	2022年量產	PMIC、車規BMIC	晶片先裝面朝下	2萬~3萬片（2024，法說會）	量產規模最大，生態完整
力成科技	510×515 mm	2022年量產	PMIC、射頻、儲存	晶片先裝面朝下/面朝上	約1萬片（2023），擴產後約1.5萬片（2024計劃）	靈活支援Chip-last，板級SiP
納沛斯	600×600 mm	2022年量產	PMIC、顯示驅動IC	晶片先裝	約6000～8000片（2023）	專注面板級，車規2024獲認證
三星電機	510×515 mm	2023年量產	伺服器AI晶片、PMIC	晶片後裝為主	約5000片（2024）	借力三星系統LSI，直攻高價值晶片
艾克爾(Amkor)	評估600mm級	試產/評估	暫無公開大規模量產	待定	少量，未公開	晶圓級扇出（SWIFT）強勢，面板級態度觀望
長電科技(JCET)	評估中	樣品階段	無大規模產線	研發中	無公開資料	中國重點版面配置，尚未進入規模
日月光旗下矽品	600×600 mm	2023年逐步量產	PMIC、射頻	晶片先裝面朝下	與日月光協同，未單獨揭露	受益母集團技術平移

幾點解讀：

• 日月光憑藉先發優勢和自有材料/裝置合作聯盟，在產能和應用覆蓋面上處於絕對領先，使得 FOPLP 成為其在先進封裝競爭中的重要差異化武器。
• 力成與三星電機走 510mm 路線，裝置成熟度高，良率提升快，但單片產出晶片數少於 600mm 路線，憑客戶關係深度繫結各自生態。
• 韓國納沛斯雖規模較小，但極其專注面板級封裝，是追隨大尺寸路線的技術標竿。
• 艾克爾和長電科技目前仍以晶圓級扇出為主要先進封裝平台，對面板級的投入相對謹慎，但均在密切追蹤。
• 產能數字屬動態變化，宜以各公司最新法說會及季報為準，此處所列為公開渠道可得的約數，不作為精確展望。

11 風險

FOPLP 產業面臨的主要風險包括工藝、裝置、供應鏈、需求與替代競爭等維度。

工藝與良率風險：面板尺寸越大，翹曲與對位誤差控制難度指數上升。10μm/10μm L/S 及以上良率已經驗成熟，但當 L/S 下探至 5μm 甚至 2μm 時，大面積面板的良率可能突然惡化，導致成本優勢被良率損失抵消。此外，晶片後裝路線的微凸點共熔與底部填充在大尺寸下也缺少長期可靠性資料。

裝置成熟度與產能瓶頸：目前高端面板級曝光機供給有限，單臺裝置單價高、交期長。面板電鍍均勻性、檢測速度也制約擴產速度。如果關鍵裝置商研發放緩，FOPLP 細線化程序可能延後。

產業鏈配套風險：面板級專用的低翹曲 EMC 和高解析度厚光刻膠目前供應商集中，若出現供應中斷或品質波動，將直接影響量產。面板級大尺寸臨時鍵合與解鍵合工藝的良率也高度依賴化學材料穩定性。

需求與產品匯入波動：當前 FOPLP 出貨主力集中在 PMIC，產品結構集中。如果 PMIC 需求週期性下行或客戶重新轉向晶圓級封裝，FOPLP 產能利用率有快速下滑風險。車規和伺服器等高價值應用的匯入週期長，驗證需 1-2 年，短期無法彌補 PMIC 可能的需求波動。

替代技術競爭風險：晶圓級扇出（FOWLP）也在不斷進步，300mm FOWLP 的成本曲線仍在向下；另外，玻璃芯基板、嵌入式晶片封裝等技術也可能在特定領域擠佔 FOPLP 的定位。若 FOWLP 廠將面板作為下一條 S 曲線過度推遲，FOPLP 的“中端成本窪地”定位可能被侵蝕。

標準化不足：面板尺寸、RDL 設計規則、測試介面等缺乏統一國際標準，導致客戶切換成本和系統整合複雜度上升，可能延緩大規模採用。

地緣政治與供應鏈安全：FOPLP 產能高度集中在中國臺灣和韓國，若地緣緊張升級，可能引發客戶分散產地的要求，但短期內其他地區缺乏替代能力。

總體而言，FOPLP 前景廣闊，但必須通過持續的良率爬坡、裝置國產化/多源化和應用領域拓展來化解上述風險。

12 誤讀糾偏

誤區一：“FOPLP就是FOWLP簡單放大” 事實：FOPLP 雖然延用了扇出式 RDL 的核心理念，但基板從矽晶圓變為環氧模塑膠面板，熱力學行為完全不同，工藝系統必須重新設計。面板級曝光、電鍍、模塑等每一個環節的裝置、材料和引數都與晶圓級存在本質差異，不能簡單線性放大。

誤區二：“FOPLP將全面替代FOWLP” 事實：FOPLP 和 FOWLP 是互補關係而非替代。FOWLP 在 ≤10μm L/S 及超高密度 2.5D/3D 整合方面仍據優勢，FOPLP 主攻成本敏感的中高密度市場。兩者將長期共存，分別對應晶片金字塔的不同層級。

誤區三：“面板越大越好” 事實：面板尺寸增大帶來產出提升，但也帶來翹曲和裝置成本急劇上升。在某一節點後，尺寸增大帶來的良率損失可能超過面積利用率帶來的收益。產業界普遍認為 600mm 級是目前最優平衡，更大尺寸需等待材料與裝置突破。

誤區四：“面板級封裝都等於扇出面板級封裝” 事實：面板級封裝（PLP）是個大概念，除扇出面板級外，還有面板級嵌入式晶片封裝（Embedded Die）、面板級基板、面板級 SiP 等。FOPLP 只是 PLP 中最具規模化和關注度的一個分支。

誤區五：“FOPLP用玻璃基板已經量產” 事實：儘管玻璃基板作為面板級中介層具有低熱膨脹和高平整度等優點，但 2025 年前，基於玻璃基板的 FOPLP 仍處於研發和送樣階段，主流量產仍使用 EMC 重構面板。玻璃基板 FOPLP 是重要方向，但尚未進入規模量產，不宜過度解讀其近期貢獻。

誤區六：“FOPLP能用於任何晶片” 事實：FOPLP 對晶片尺寸、I/O 密度和散熱有適配範圍。超大晶片（如 >400mm² 計算晶片）或需要亞微米互連的晶片，仍更適合矽中介層或 FOWLP 高階路線。不適合大跨步地把所有晶片封裝都往 FOPLP 硬套。

13 最新事件

截至 2024 年底及 2025 年初，FOPLP 領域的重要動態包括：

• 日月光 2024 年第三季法說會：宣佈面板級封裝（主要為 FOPLP）累計出貨已超過 2 億顆晶片，2024 年全年面板級封裝營收預計年增率增長 50% 以上，並計劃 2025 年將 600mm 面板產線的 L/S 能力推至 5μm，以支撐手機 AP 和 AI 邊緣晶片。
• 力成科技 2024 年擴產進展：2024 年第二季度完成面板級封裝第二階段擴產，月產能自 1 萬片提升至約 1.8 萬片（510mm 面板），並透露已贏得兩家美系射頻前端大客戶訂單，預計 2025 年貢獻營收。
• 三星電機 FOPLP 切入伺服器 AI：2024 年 9 月，三星電機宣佈其 510mm×515mm 面板級扇出平台成功完成某人工智慧加速器晶片的封裝驗證，預計 2025 年上半年開始小批量出貨。該平台可使晶片互連密度達到 2.5D 水平，但成本下降約 30%（三星電機新聞稿，2024）。
• 納沛斯獲得車規認證並擴線：2024 年初，納沛斯宣佈其 FOPLP 技術通過 AEC-Q100 Grade 1 認證，並與一家國際車用晶片廠商簽訂長約，將擴增 600mm 面板產能至月 1.2 萬片，預計 2025 年底投產。
• 中國本土化動向：長電科技、通富微電等中國封測廠在 2024 年各類展會中展示了面板級扇出樣品，長電科技表示已完成 600mm 面板級工藝線搭建，正在進行客戶驗證（來源：SEMICON China 2024 展臺資訊）。公開資料未見官方量產時間表。
• 裝置與材料進展：佳能於 2024 年 7 月釋出新一代面板級封裝步進曝光機，支援 610mm 面板、2μm 解析度，2025 年開始出貨；Resonac 宣佈擴建面板級封裝用 EMC 產能 40%（2024 年新聞）。這些均將加速 FOPLP 向更細線寬和更廣泛應用的演進。

上述事件均來自公開新聞或公司公告，體現了 FOPLP 正處於從“小眾量產”到“主流擴充套件”的關鍵轉折期。

14 追蹤指標

為持續追蹤 FOPLP 產業化程序，建議關注以下可量化指標與事件訊號。

產能與擴產訊號：

• 主要 OSAT（日月光、力成、納沛斯、三星電機）定期公佈的面板級封裝產能（面板數/月）及年增率。
• 裝置商（佳能、應用材料、Manz 等）面板曝光/電鍍裝置訂單與交貨量。
• 新進入者（Amkor、長電等）是否宣佈 FOPLP 量產線投資計劃。

工藝技術指標：

• 量產 L/S 節點的演進：目前 10μm L/S 已成熟，關注何時主流宣佈 5μm L/S 量產或 2μm 試產。
• 面板尺寸變化：是否有廠商遷往 610mm 以上或引入玻璃基板。
• 翹曲與良率公開資訊：製造商可能透露單片面板良率或晶片產出良率，可交叉比對。

終端採用率：

• 主流手機品牌旗艦/中端機型中 PMIC、射頻前端是否標註採用 FOPLP（可通過拆解報告確認）。
• 車規格客戶匯入公告或認證通過新聞（AEC-Q100等）。
• 伺服器 AI 晶片或邊緣 AI 處理器宣佈採用面板級扇出封裝。

市場與財務資料：

• 各封測廠先進封裝營收中“面板級”或“扇出”專案的佔比及增長率。
• Yole、Prismark 等機構年度報告更新，對比預測與實際值的偏離。
• 上游材料商（如住友電木、Resonac）面板封裝專用材料營收佔比及增速。

標準與生態：

• JEDEC、SEMI 是否釋出面板級封裝相關標準或設計規則。
• 晶片 EDA 工具（如 Cadence、Synopsys）是否新增面板級扇出設計 Kit，便於客戶匯入。

風險表徵：

• 出現重大良率或可靠性事件報告。
• 主要 PMIC/射頻客戶轉回晶圓級封裝的訊息。
• 地緣政治事件對臺韓產能的直接衝擊。

這些指標能夠幫助判斷 FOPLP 是否按預期加速度滲透，以及產業鏈上下游是否同步匹配。

15 信源

以下信源是本文撰寫的主要參考依據，讀者可進一步查閱以獲取原始資料和深入分析。

• Yole Intelligence (a part of Yole Group)， “Panel-Level Packaging Market and Technology Trends 2023”, 2023.9. 提供面板級封裝市場規模、CAGR、技術路線和技術對比。
• Prismark Partners， “Semiconductor Package Market Report Q1 2024”. 提供先進封裝整體及扇出封裝的市場估測。
• 日月光半導體（ASE Holdings）， 2022-2024年各季度法人說明會簡報及新聞稿，提供產能、出貨量、應用進展。
• 力成科技（Powertech Technology Inc.）， 2023-2024年法說會資料及官網公告。
• 納沛斯株式會社（Nepes）， 2023-2024年公司新聞及韓國媒體報道。
• 三星電機（Samsung Electro-Mechanics）， 2023-2024年官方新聞稿（半導體封裝相關）。
• 艾克爾技術（Amkor Technology）， 年度報告及公開技術資料。
• 長電科技（JCET）， 2023-2024年投資者關係活動記錄、展會展