I-Cube

3秒看懂

I-Cube（Interposer-Cube） 是三星電子推出的基於矽中介層（Silicon Interposer） 的2.5D/3D異構整合先進封裝平台。它把邏輯計算晶片與高頻寬記憶體（HBM）等不同工藝、不同功能的已知良好晶片（Known Good Die）以微米級凸塊焊接在同一片高密度佈線的矽中介層上，形成一個緊湊的“立方體”模組。其核心價值在於突破單晶片物理極限，為AI訓練/推論晶片、超算CPU提供TB/s級記憶體頻寬、低延遲互連和極高能效。

3分鐘產業解釋

傳統封裝像是在一塊電路板上用長導線焊接CPU和記憶體顆粒——訊號路徑長、功耗高、頻寬受限。I-Cube則換了一種思路：先製造一片內含數層微米級“再佈線層（RDL）”的矽中介層，再將邏輯晶片、HBM堆疊倒裝焊到這片中介層上。中介層像一座佈滿超高速微型通道的“橋樑”，把各個晶片水平高速互連；HBM內部又通過矽通孔（TSV）垂直堆疊，實現“近存計算”。最終，資料從計算單元到記憶體的物理距離縮短到毫米級別，訊號完整性和能效大幅提升。在整個AI算力交付鏈條中，I-Cube與台積電CoWoS共同扮演著“算力組裝線”的角色——沒有先進封裝，再先進的GPU裸片也無法發揮性能。

技術原理

I-Cube的技術核心可拆解為四個層次：

1. 矽中介層（Silicon Interposer）

中介層是一塊採用成熟製程（行業通常使用65nm-28nm節點）加工的無源或有源矽片，內部建造了多層精細的再佈線層（RDL）。RDL的線寬/線距（L/S）可達到亞微米級（如0.4μm/0.4μm甚至更細），遠超傳統有機基板的佈線能力，可在一片中介層上實現數萬條平行互連。這使多個計算Die與HBM堆疊之間能夠以極密集的I/O彼此對話。

2. 矽通孔（TSV）

在中介層內部垂直鑽出微孔並填充銅、鎢等金屬，形成貫穿矽片的垂直電氣通道。TSV的孔徑通常在5-10μm，深度約50-100μm，負責將中介層上表面的晶片訊號和電源引導至下表面的C4凸點。中介層TSV是連線“二維平面互連”與“三維垂直路徑”的關鍵。

3. 微凸塊（Micro-bump）與倒裝焊

邏輯計算Die與HBM堆疊通過銅柱微凸塊或無鉛焊料微凸塊與中介層上表面互連。微凸塊間距（bump pitch）已經從早期的130μm-150μm向40μm-55μm演進，部分路線圖指向20μm以下，為更高密度整合創造條件。倒裝焊接後通過底部填充（underfill）材料分散熱應力。

4. HBM堆疊整合

I-Cube中介層上通常並排放置一個或多個邏輯晶片以及多個HBM堆疊。每個HBM堆疊內部由8-12層DRAM Die通過TSV和微凸塊垂直堆疊而成，整體作為一個邏輯上的高頻寬記憶體陣列。I-Cube通過中介層內的超寬並行匯流排（如1024-bit）連線邏輯Die與每個HBM堆疊，實現單體封裝超1TB/s的記憶體頻寬。

整個封裝體最終通過C4凸點（Controlled Collapse Chip Connection） 焊接至有機封裝基板，再以BGA形式與系統主機板連線。

關鍵引數

以下引數根據三星公開資料、行業標準及第三方分析機構估算綜合整理，具體以三星最新技術公告為準。

• 中介層尺寸（光罩極限）：早期產品中介層面積約1.5×光罩尺寸（reticle size），隨著I-Cube 4、I-Cube S等迭代，中介層可達到3.5倍光罩尺寸以上。公開資料顯示三星已實現覆蓋約2500mm²的中介層，台積電CoWoS-R/L路線可到3-4倍光罩。年份口徑：2023年行業報告。
• HBM堆疊數量：單顆I-Cube封裝可整合4、6、8個甚至更多HBM堆疊（如I-Cube 4對應4個HBM，I-Cube 8對應8個）。三星2022年展示了整合6個HBM2E的I-Cube封裝。
• 邏輯-HBM互連頻寬：以整合6個HBM3堆疊為例，單封裝總頻寬可超過1.5TB/s（據HBM3每堆疊約819GB/s估算，實際受中介層佈線限制可能略低）。來源：HBM3標準，JEDEC。具體I-Cube實現的實際有效頻寬三星尚未完整公開。
• 互連延遲：與片外離散記憶體相比，I-Cube中介層內走線延遲可降低一個數量級以上，通常在幾個納秒級別。量化資料來自行業模擬，非三星官方。
• 封裝級電源效率：中介層低損耗佈線結合較短的物理路徑，可使資料傳輸的每位元功耗（pJ/bit）降低到傳統封裝的1/5-1/10。來源：行業通用估算，三星未見公佈具體數值。
• 良率（合成良率）：異構整合的良率 = 中介層良率 × 各個Chiplet的良率 × 組裝良率。行業公開資料未見三星I-Cube具體良率數字；但已知大面積矽中介層和TSV工藝會增加缺陷密度，是影響產能爬坡的關鍵變數。
• 熱設計功耗（TDP）：封裝整體散熱能力是另一關鍵指標，I-Cube需要通過散熱蓋（lid）、熱介面材料將計算Die和HBM的熱量匯出。具體數值取決於整合的晶片功耗，三星未給出統一標準。

技術路線

三星在先進封裝架構上並非只有單一平台，而是形成了I-Cube + X-Cube + H-Cube的多代路線，覆蓋2.5D中介層、3D混合鍵合及超大基板封裝。

1. 2.5D中介層演進：I-Cube 2.5D， I-Cube 4， I-Cube S

• I-Cube 2.5D：基礎版本，使用整片矽中介層連線一個邏輯Die與兩個HBM堆疊，適用於早期高效能運算。
• I-Cube 4 / I-Cube 8：擴大中介層面積，整合4個或8個HBM堆疊及更大規模的邏輯晶片（或多顆邏輯Chiplet）。2022年三星展示了I-Cube 6（6個HBM），主要面向高階AI加速器。
• I-Cube S：在矽中介層上進一步嵌入橋接晶片（RDL-bridge） 或區域性矽橋，允許在一片基板上做更大尺寸的無縫拼接，突破單光罩面積限制。三星宣稱可支援超過3倍光罩面積的中介層拼接。來源：三星半導體官網（2023年）。

2. 混合鍵合3D封裝：X-Cube

X-Cube採用晶片對晶圓（C2W）或晶圓對晶圓（W2W）混合鍵合，直接把邏輯Die與SRAM或邏輯Die垂直堆疊，實現微米級以下的互連間距。相比中介層，X-Cube可顯著縮短垂直距離，進一步提升頻寬密度，但熱管理挑戰更大。三星於2020年釋出X-Cube測試晶片，2023年有訊息稱其已在部分客戶專案上投入驗證。

3. 超大面積基板：H-Cube

H-Cube是一種基於高密度有機基板（HDPS）與嵌入式銅柱的混合方案，針對尺寸超出中介層經濟範圍的超大規模整合需求。它結合了細間距有機基板與區域性矽中介層橋片，實現比純有機基板更高的互連密度，同時避免全矽中介層的成本飆升。H-Cube的目標是網路交換器ASIC、超大AI晶片等需要極度I/O的領域。

4. 與其他先進封裝路線的交叉

三星也推動UCIe（Universal Chiplet Interconnect Express） 標準，使其I-Cube/X-Cube能夠相容第三方Chiplet。這使客戶可以在三星的封裝中混合三星代工的邏輯晶片與其他供應商的HBM或定製ASIC，增強平台開放性。

上游

I-Cube封裝所需的上游原材料、裝置和IP主要包括：

晶圓/基板材料

• 中介層用矽晶圓：通常採用12英寸成熟製程矽片，供應商包括信越化學、SUMCO、世創電子（Siltronic）等。需求隨先進封裝擴產而增加，但中介層所需晶圓量相比先進邏輯前道較小。
• 有機基板（FC-BGA基板）：用於中介層下方的封裝基板，層數可達16-20層，ABF薄膜是關鍵材料。主要供應商：味之素（ABF膜）、三星電機、Ibiden、欣興電子等。ABF膜產能自2021年起持續緊張，相關資料可查味之素財報（2023財年ABF業務營收約30億美元）。

裝置

• 中介層製造裝置：製造矽中介層的RDL、TSV需用步進光刻機（如佳能、尼康的KrF/ArF光刻機）、深反應離子刻蝕（DRIE）機、銅電鍍裝置、CMP裝置等。主要裝置商：應用材料、科林研發半導體、東京電子、KLA、DISCO（劃片機）、EV Group（鍵合裝置）等。
• 封裝組裝裝置：倒裝焊機（如ASM Pacific、Kulicke & Soffa）、底部填充點膠機、塑封機、檢測和測試系統（Advantest、Teradyne）等。

EDA與IP

• 封裝協同設計工具：Cadence的Allegro、Synopsys的3DIC Compiler、Siemens的Xpedition等，需要進行跨晶片-中介層-基板的訊號完整性/電源完整性/熱模擬。
• Chiplet互連IP：UCIe、BoW（Bunch of Wires）等協議IP，由Synopsys、Cadence、Alphawave等提供，確保不同Die間高速互連相容。

HBM DRAM

• HBM是I-Cube的核心元件，上游為DRAM製造商。目前HBM供應商主要為SK海力士、三星（自有）、美光。I-Cube封裝需要從HBM供應商採購KGD，因此HBM產能直接影響I-Cube的出貨。

下游

I-Cube封裝的直接應用領域高度集中在人工智慧與高效能運算，具體場景包括：

• 雲端端AI訓練/推論加速器：GPU、定製ASIC（如GoogleTPU、亞馬遜Trainium、中國廠商的AI晶片）。這些晶片通常需要超大記憶體頻寬，整合6-8個HBM堆疊，必然採用I-Cube或CoWoS級封裝。下游客戶為輝達、AMD、博通、Marvell及各大雲端運算自研晶片團隊。需要注意的是，三星I-Cube的外部大客戶公開資訊有限，輝達、AMD的更大量AI GPU主要搭載台積電CoWoS。I-Cube更多用於三星自研AI晶片或中小客戶的定製ASIC，具體客戶名單三星未全面公開。
• 高階網路交換晶片：資料中心交換器晶片（如Broadcom Tomahawk系列、Cisco Silicon One）開始採用2.5D封裝整合HBM或大容量SRAM，以處理51.2Tbps甚至更高頻寬，I-Cube/H-Cube可提供所需的高絲I/O密度。
• 超算與國防/航天：需要高可靠、高頻寬封裝的FPGA和定製處理器。例如英特爾Agilex FPGA（部分用EMIB）也可看作類似需求，I-Cube理論上可承擔此類專案，但目前未見明確份額。
• 高階消費級顯示卡？目前旗艦GPU如輝達AD102使用台積電CoWoS封裝用於GeForce RTX 4090等，尚未見三星I-Cube在消費級大範圍使用，但這屬於潛在延伸市場。

受益公司

此部分客觀梳理產業鏈相關企業，不構成任何投資建議或推薦。

封裝方案整合者（IDM/代工廠）

• 三星電子：I-Cube的直接運營方，同時掌握HBM、邏輯代工和封裝，垂直整合能力強。2023年三星DS（半導體事業）總資本支出約53萬億韓元，先進封裝是重點擴產方向之一，但未單獨揭露I-Cube營收。
• 台積電：CoWoS佔據全球2.5D中介層封裝絕大部分市場份額。台積電2023年CoWoS產能約每月1.2萬片，計劃2024年底擴至2萬片以上（來源：台積電法人說明會及供應鏈報道）。其封裝業務（含CoWoS、InFO等）2022年營收約達53億美元（約佔營收7%）。
• 英特爾：通過EMIB、Foveros參與競爭，主要自用，也為外部客戶提供代工封裝服務（IFS），但先進封裝來自外部客戶的營收規模尚小。

裝置與材料供應商

• 應用材料：提供TSV銅鍍、CMP、PVD等裝置。
• 科林研發/KLA：提供刻蝕、檢測裝置。
• 味之素：ABF膜壟斷地位，受益於先進封裝基板增層需求。2023財年ABF膜營收約30億美元，預計中長期以約10%複合增長率增長（味之素中計）。
• 矽晶圓廠商：SUMCO、信越等，中介層加持對12英寸拋光片有增量需求，但因用量較小彈性有限。

測試與檢測服務

• Advantest、Teradyne：提供HBM、系統級封裝測試裝置。
• 第三方測試廠房：如臺灣精材、利晶等，承接先進封裝晶圓測試和最終測試，I-Cube產能擴張將帶測試時數增加。

HBM供應商

• SK海力士：2023年HBM市佔率約50%（TrendForce），獨家供應輝達H100/H200。即使I-Cube不是其直接下游，HBM為先進封裝通用元件，海力士明顯受益。
• 三星：自家HBM應用於I-Cube及對外銷售。2024年三星HBM3/3E產量將大幅提升，力圖追趕海力士。
• 美光：HBM3E產品2024年進入輝達供應鏈，也可用於其他封裝方案。

以上公司業務與I-Cube生態存在關聯，但市場表現受多重因素影響，此處僅陳列產業關係。

市場規模

先進封裝市場總體

• 根據Yole Intelligence《Advanced Packaging Market Monitor》（2023年第四季度），2022年全球先進封裝市場規模約為440億美元，預計到2028年將增長至780億美元以上，複合年增長率約10%。其中2.5D/3D封裝是增速最快的類別之一，同期預計從約90億美元增長至200億美元左右，CAGR約14%。
• 2.5D中介層封裝（I-Cube/CoWoS）市場：Yole估計2022年基於矽中介層的2.5D封裝市場約30億美元，主要來自台積電CoWoS。隨著AI晶片需求爆發，該細分市場2023-2024年將出現50%以上的年增率增長。TrendForce預計2024年全球AI伺服器出貨量增長約38%，對應先進封裝需求強勁。
• 三星I-Cube份額：公開資料未見I-Cube的獨立營收或市佔率。從行業格局看，台積電在2.5D中介層領域佔據80%以上市場份額（Yole 2023），三星份額尚小，但三星正積極爭取客戶，預計未來份額有所提升。具體數字應以公司財報或權威第三方報告為準。

產能資料

• 台積電CoWoS產能（前段中介層+後段封裝）2023年月產約12,000片晶圓，2024年目標擴充至25,000-30,000片（來源：台積電2023Q4法說會及Digitimes Research報道）。三星先進封裝（含I-Cube、X-Cube等）Capex仍在擴大，但三星未提供I-Cube具體月產能資料，僅表示2023年在天安、溫陽投建新封裝線，2024年追加投資。據《韓國經濟日報》2023年報道，三星計劃到2027年先進封裝產能提高至2022年的3倍以上。

以上全部市場規模資料均為第三方估算，實際業績以各公司經審計財報為準。

玩家對比

維度	三星 I-Cube	台積電 CoWoS	英特爾 EMIB
技術路線	完整大面積矽中介層（可拼接）	大面積矽中介層（CoWoS-S）或無中介層的RDL有機內插器（CoWoS-R）	僅在晶片間嵌入小型矽橋（橋片），無完整中介層
中介層成本	高（使用整片12寸矽片）	高（CoWoS-S同）	較低（矽橋面積小，基板為有機材料）
互連密度	極高（亞微米RDL頻寬極大）	極高（同量級）	高（區域性微凸塊密度與中介層相當，但全片均勻性稍弱）
整合能力	支援多邏輯Die+8+ HBM，中介層拼接可超3x光罩	支援多Die+最高8+HBM，中介層拼接可達4x光罩（CoWoS-L）	支援多個CPU/GPU/HBM，更適合大尺寸晶片，但HBM數量受限於佈線
量產成熟度	自2022年起少量量產，2023年推I-Cube S，整體規模遠小於CoWoS	2016年量產，全球最大2.5D封裝產能，生態最成熟	2017年EMIB首發，已用於伺服器CPU、FPGA等，客戶以英特爾自身及部分外客為主
客戶結構	三星自研晶片+外部定製ASIC客戶（未完全公開）	輝達、AMD、博通、英特爾部分GPU、亞馬遜等	英特爾內部，以及通過代工服務的小型外部客戶
供應鏈優勢	自有HBM及邏輯工藝，垂直整合降低部分成本和時間	最大代工生態，與HBM供應商廣泛合作	自有工藝和EMIB，但HBM需要外部採購
產能擴張	2023-2024年大幅投資，具體產能保密	2024年底產能翻倍至~2.5萬片/月	2024年計劃提升先進封裝內部產能，部分外包

注：上述對比資訊截至2024年第一季度。英特爾的Foveros（3D堆疊）屬於另一維度競爭，不在本表展開。

風險

1. 產能爬坡與良率不確定性 大面積矽中介層內多個TSV和數層RDL的製造缺陷率隨面積指數級上升。三星I-Cube的實際量產良率尚未公開，若良率提升不及預期，將影響交付能力及經濟性。同時，HBM自身良率也會疊加影響整體封裝良率。

2. 客戶集中與競爭風險 I-Cube當前外部大客戶缺乏公開的“標杆”訂單（如輝達級的大客戶），而主要競爭對手台積電CoWoS繫結全球最大的AI晶片買家。三星若不能快速獲取重量級第三方客戶，其先進封裝投資回報週期可能拉長。另外，地緣政治緊張可能導致部分客戶傾向於選擇臺灣以外供應鏈，但三星能否完全承接仍有不確定性。

3. 技術替代威脅 混合鍵合（Hybrid Bonding） 的3D堆疊技術若取得突破，可能在某些不需要大規模水平互連的場景中替代矽中介層。雖然業界共識2.5D和3D將長期共存，但如果3D堆疊成本急劇下降，會對僅依賴中介層的方案形成壓力。此外，英特爾倡導的基於有機基板的嵌入式橋接（EMIB）和矽橋拼接路線在成本上有潛在優勢，可能分流部分效能需求非最高的應用。

4. 地緣政治與出口管制 先進封裝裝置和相關EDA工具受到美國出口管制影響，可能限制三星在中國等市場的技術授權或產能部署。此外，AI晶片需求受各國政策影響，若出現宏觀放緩或資本支出削減，先進封裝供需可能反轉。

5. 成本高昂 矽中介層成本遠高於傳統有機基板，且中介層面積因I/O需求而持續擴大，導致單封裝成本居高不下。當前AI晶片售價可覆蓋高成本，但若未來AI晶片價格敏感度提高，I-Cube的經濟性會面臨挑戰。

誤讀糾偏

誤讀1：“I-Cube/CoWoS就是普通的2.5D封裝，很容易做。” 糾偏：矽中介層是前道工藝與後道封裝的深度結合。其內部RDL的線寬/線距接近前道工藝水平，而TSV刻蝕、銅填充又涉及高深寬比工藝，整個中介層製造需要多次光刻、刻蝕、電鍍和CMP，像“在矽片上造一座微型城市”。加上將不同熱膨脹係數的晶片（矽邏輯、HBM模組）高精度對位鍵合，並處理散熱和機械應力，整體壁壘極高，遠非傳統封裝可比。

誤讀2：“3D堆疊會完全取代中介層。” 糾偏：3D堆疊（如X-Cube）主要解決“垂直”短距離互連，但很難在水平方向同時以高密度連線大量周邊器件（如多個HBM和大型GPU）。矽中介層正擅長水平並行，未來的超大規模AI晶片將同時採用3D堆疊和中介層，即“晶片內部用混合鍵合垂直整合，晶片間用中介層水平互連”。

誤讀3：“三星I-Cube直接與台積電CoWoS競爭，效能差不多。” 糾偏：雖然技術路線相似，但量產成熟度、生態相容性和客戶認證存在巨大差距。台積電CoWoS經過多代演進，擁有更多設計規則庫和驗證案例，而I-Cube目前更多是三星內部使用。對晶片設計公司而言，切換封裝平台需要重新流片驗證和可靠性測試，並非簡單引數對比。

誤讀4：“先進封裝是成本中心，賺不了錢。” 糾偏：在AI晶片中，先進封裝已從成本項晉升為價值主張核心——它能將昂貴的HBM和邏輯晶片緊密整合，直接決定系統性能。客戶願意為每顆封裝支付數百甚至上千美元，封裝業務毛利率遠高於傳統後段，成為代工廠新的獲利增長點。

最新事件

• 2023年5月：三星在“三星代工論壇”上公佈2.5D/3D先進封裝路線圖，強調推出I-Cube S（大面積中介層拼接），明確面向AI/HPC，並預測2025年前將中介層尺寸擴至4~5倍光罩。
• 2023年7月：據《韓國經濟日報》報道，三星已與博通、NVIDIA接觸提供I-Cube樣品，但未獲矽中介層封裝大訂單，同時三星計劃將先進封裝產能到2027年提升3倍以上（來源：韓媒引用行業官員）。
• 2023年12月：台積電CoWoS產能持續爆滿，訊息稱三星嘗試以具有競爭力的價格爭取外溢訂單，具體客戶進展未正式揭露。
• 2024年1月：三星在CES 2024上展示搭載HBM3E的新一代AI加速器，並強調其先進封裝在效能功耗比上的優勢，但具體封裝方案仍為I-Cube家族。
• 2024年3月：行業訊息稱三星已從某北美客戶獲得少量I-Cube封裝訂單用於下一代AI推論晶片（來源：TheElec），但三星未予證實。

截至本文撰寫（2024年4月），三星I-Cube在外部客戶的重大突破仍屬關鍵觀察點，市場關注其能否複製CoWoS的成功。

追蹤指標

• 中介層面積與工藝：三星何時宣佈實現超過3.5倍光罩尺寸的量產，以及是否匯入更先進的中介層工藝（如45nm）。
• 公開客戶案例：是否有除三星自研之外的重量級AI晶片客戶宣佈採用I-Cube封裝（可通過設計廠商、晶片公司的產品釋出和路線圖發現）。
• HBM供應格局：SK海力士、三星、美光HBM產能擴張和份額變化，直接影響I-Cube的配套能力。
• 三星資本支出及封裝線投建：三星半導體事業在先進封裝方面的每季度資本支出，以及天安、溫陽、得州新晶圓廠等地的產能公告。
• 良率與成本估算：行業分析師或供應鏈調查給出的I-Cube良率範圍（如封裝良率是否超過90%），以及中介層單位成本趨勢。
• 標準演進：UCIe 2.0等Chiplet互連標準的推進情況和三星的首批相容設計。
• 競爭產能：台積電CoWoS的月產能變化（公開資料），以及英特爾先進封裝I/O頻寬提升情況。
• AI晶片發貨量：輝達、AMD、定製ASIC的季度出貨量與HBM配套量，反推先進封裝總需求缺口或滿足度。

這些指標均來自行業機構、公司財報或權威媒體，投資者和研究者可通過追蹤它們判斷I-Cube技術的產業化進度及競爭位勢。

信源

• Yole Intelligence：《Status of the Advanced Packaging Industry》（2023），《Advanced Packaging Market Monitor》（Q4 2023）。Yole官網：www.yolegroup.com
• TrendForce集邦諮詢：半導體封裝、HBM供需分析報告（2023-2024），www.trendforce.com
• 台積電法人說明會資料：2023Q3、2023Q4及2024Q1法說會簡報復盤，台積電官網提供。
• 三星半導體：三星代工論壇2023資料，三星半導體官網技術白皮書（Advanced Packaging部分），https://semiconductor.samsung.com/
• 日經亞洲（Nikkei Asia）：關於先進封裝產能和地緣政治影響的多篇報道（2023-2024）。
• 《韓國經濟日報》《The Elec》：三星先進封裝訂單、產能擴張相關本地報道。
• JEDEC標準：HBM2E、HBM3、HBM3E規範，公開於jedec.org。
• UCIe Consortium：Universal Chiplet Interconnect Express標準檔案（2022 v1.0, 2023 v1.1），www.uciexpress.org。
• 味之素電子材料部門財報與中期管理計劃：ABF膜市場資料。
• IEEE ECTC會議論文集：技術研究者關於2.5D/3D封裝互連、熱管理的學術論文，覆蓋具體引數測量。

以上資訊源均為公開可獲取，引用資料已標註年份和口徑；所有涉及未來預測的內容均基於上述機構在特定時間節點的判斷，實際發展可能不同，讀者請以最新原始資料為準。