封裝翹曲（Package Warpage）
3 秒看懂
一句話： 晶片封裝在製造和使用過程中，因為不同材料”熱脹冷縮”幅度不同，導致整個封裝體像薯片一樣彎曲變形。
類比： 想像一塊雙金屬片溫度計——銅和鐵焊在一起受熱後彎曲，封裝裡的矽晶片、基板、塑封料、焊球就是那”雙金屬”。
為什麼現在特別重要： 先進封裝面積越來越大（2.5D/3D、HBM 堆疊），翹曲控制從”配角”變成”卡脖子良率瓶頸”。
3 分鐘產業解釋
封裝翹曲到底是什麼
半導體封裝由多種不同材料層層疊合而成——矽晶片（Die）、有機基板（Substrate）、塑封料（Mold Compound）、底填膠（Underfill）、焊球（Solder Ball）等。這些材料的熱膨脹係數（CTE, Coefficient of Thermal Expansion）差異巨大：矽約 2.6 ppm/°C，有機基板（ABF/玻纖布）在 15–17 ppm/°C 量級，塑封料可在 7–15 ppm/°C 範圍。封裝在迴流焊（Reflow，峰值溫度通常 ~260°C）或其他熱處理過程中經歷大幅溫度變化，各層收縮/膨脹速率不同，產生內應力，導致整個封裝體偏離設計平面，這就是翹曲。
產業痛點
- SMT 焊接良率： 翹曲超標會導致 BGA 焊球與 PCB 焊盤接觸不良，出現虛焊、橋連、開路等缺陷。這是翹曲最直接的經濟後果。
- 先進封裝縮命題： 封裝面積越大、厚度越薄、疊層越多，翹曲越難控制。從傳統 10×10mm BGA 發展到如今的 CoWoS interposer 面積可能超過 60×60mm 量級，翹曲控制難度指數級上升。
- HBM 堆疊： 8-Hi 或 12-Hi DRAM 堆疊的薄 die 堆（單層 die 厚度可能僅 ~50–75μm[行業通識]），翹曲敏感性極高，堆疊內部應力累積可能導致 die cracking 或介面分層。
15 分鐘專家深入
翹曲的分類
按彎曲方向與溫度關係，工程師通常將翹曲分為：
| 型別 | 形態 | 典型成因 |
|---|---|---|
| Convex（凸翹曲/Smile） | 封裝中心向上凸起 | 基板 CTE 遠大於 die + mold，冷卻後基板收縮更多導致邊緣上翹 |
| Concave（凹翹曲/Frown） | 封裝中心向下凹陷 | mold compound 收縮應力佔主導，或高溫下 die 側剛性約束 |
| Saddle（鞍形翹曲） | 雙向彎曲 | 各向異性基板、非對稱佈線或非均勻填充 |
在實際生產中，高溫翹曲（Hot Warpage） 和 室溫翹曲（Room Temperature Warpage） 是兩個獨立考核指標：
- 高溫翹曲：在迴流溫度附近（~220–260°C）測量，直接決定 SMT 焊接能否成功貼裝。
- 室溫翹曲：在 25°C 下測量，影響後續測試、分選、可靠性。
測量方法
| 方法 | 原理 | 適用場景 |
|---|---|---|
| Shadow Moiré（影莫爾法） | 光柵投影 + 干涉條紋分析 | 業界最主流，JESD22-B112 推薦方法，精度可達 ±數微米 |
| Digital Image Correlation (DIC) | 高速相機追蹤表面散斑位移 | 可即時追蹤動態翹曲（如迴流過程） |
| Profilometer / CMM | 機械觸針或光學輪廓掃描 | 小樣品、離線檢測 |
關鍵細節： JEDEC JESD22-B112 標準定義了 BGA 封裝翹曲的測量條件。不同封裝型別有不同限值，典型大尺寸 BGA 的室溫翹曲容限在 [供應商/客戶聯合規格，通常數十到數百微米量級，具體因尺寸而異，無統一公開數字]。
翹曲的力學本質
翹曲本質上是一個多層複合板熱彈性力學問題。其簡化分析可以類比經典的 Timoshenko 雙金屬片模型，但實際封裝是多層、非均質、各向異性的。
定性公式架構：
翹曲 ≈ f(Σ Ei·ti·(CTEi - CTE_ref)·ΔT, 幾何尺寸, 邊界條件)
其中：
Ei = 第 i 層的彈性模量
ti = 第 i 層的厚度
CTEi = 第 i 層的熱膨脹係數
ΔT = 溫度變化量（加工溫度 → 測量溫度）關鍵定性規律：
- CTE 失配越大 → 翹曲越大
- 層厚比（die thickness vs substrate thickness）越失衡 → 翹曲越大
- 封裝面積越大 → 翹曲絕對值越大（尺度效應）
- 封裝剛度越低（更薄基板、更少層數）→ 翹曲越大
技術原理（最深）
多層結構應力分析架構
現代半導體封裝的典型截面結構（以 FC-BGA 為例）：
┌─────────────────────────────────────────┐
│ Mold Compound (EMC) │ CTE: ~7-12 ppm/°C
│ ┌───────────────────────────────────┐ │
│ │ Silicon Die │ │ CTE: ~2.6 ppm/°C
│ │ (with solder bumps) │ │ E: ~130-170 GPa
│ └───────────────────────────────────┘ │
│ ╔═════════════════════════════════════╗│
│ ║ Underfill (膠) ║│ CTE: ~30-50 ppm/°C（未固化）
│ ╚═════════════════════════════════════╝│ 固化後降至 ~20-30 ppm/°C [通識]
├─────────────────────────────────────────┤
│ Organic Substrate (ABF+Core) │ CTE: ~15-17 ppm/°C (XY)
│ 多層佈線 + 通孔 │ E: ~20-30 GPa (取決於層數/材料)
├─────────────────────────────────────────┤
│ Solder Balls (BGA) │ CTE: ~21-25 ppm/°C (SnAgCu)
└─────────────────────────────────────────┘核心矛盾： 矽的 CTE（~2.6 ppm/°C）與有機基板（~15-17 ppm/°C）之間的差異達到 5-6 倍。從高溫冷卻到室溫時，基板收縮遠大於矽晶片，這是一級封裝翹曲的主要驅動力。
關鍵影響因子深入
1. 基板 Core 的 CTE 與剛度
有機基板的核心層（Core，通常為玻纖布增強環氧樹脂）是翹曲控制的”主戰場”。降低 Core 的 CTE（向矽的 CTE 靠攏）是減少翹曲最直接的手段，但會增加成本和加工難度。部分高階基板採用低 CTE 玻纖布或特殊樹脂體系。
2. 塑封料（Mold Compound）的選擇
環氧模塑膠（EMC, Epoxy Molding Compound）的 CTE1（玻璃化轉變溫度 Tg 以下）和 CTE2（Tg 以上）、彈性模量、固化收縮率都影響翹曲。現代低翹曲 EMC 的設計思路：
- 降低 CTE（填料含量增加，如球形矽微粉填充比可超過 80 wt%[通識]）
- 降低彈性模量以減小約束應力（但需兼顧防潮和強度）
- 控制 Tg 位置使其遠離工作溫度區間
3. Underfill 的應力緩衝作用
底填膠在 die 和基板之間起到應力緩衝和再分配作用。其 CTE、彈性模量、粘附強度直接影響 die 區域的區域性翹曲和 die cracking 風險。
4. Die 的厚度與位置
薄 die 更容易隨基板變形而非約束基板，但 die cracking 風險增加。厚 die 對基板約束更強但可能在 die 邊緣產生應力集中。對於 HBM 的多層 die 堆疊，整體 die 堆的等效剛度和 CTE 特性需要專門建模。
5. 封裝設計對稱性
對稱結構（減少翹曲）： 非對稱結構（加劇翹曲）：
┌──Mold──┐ ┌──Mold──────────┐
│ Die │ │ │
├────────┤ │ Die (偏置) │
│Substrate│ ├────────────────┤
└────────┘ │ Substrate │
└────────────────┘封裝截面設計的對稱性是低成本、高效率的翹曲控制手段。例如將 die 居中放置、上下 mold 厚度匹配等。
先進封裝中的翹曲挑戰
CoWoS（Chip-on-Wafer-on-Substrate）類 2.5D 封裝：
┌──────┐ ┌──────┐ ┌──────┐
│HBM-1│ │GPU Die│ │HBM-n│ ← 多顆 die 整合
└──┬───┘ └──┬────┘ └──┬───┘
═══════╧═════════╧═════════╧══════ ← Silicon Interposer (極薄, ~100μm級)
┌─────────────────────────────────┐
│ Package Substrate │ ← 大面積有機基板
└─────────────────────────────────┘
○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ○ ← BGA Ball翹曲控制難點：
- Interposer 極薄，幾乎不能約束基板變形，基板翹曲主導
- 大面積（高階產品 interposer 面積可達數千 mm²[行業通識]），尺度效應顯著
- 多 die 異構整合，各 die 功率和熱分佈不均勻導致熱-機械耦合更復雜
- C4 bump（interposer 到基板） 間距大、數量多，翹曲導致的應力可能導致 bump 開裂
技術演進史
| 時期 | 封裝特徵 | 翹曲挑戰 | 關鍵應對技術 |
|---|---|---|---|
| 1990s | QFP/TSSOP 為主，面積小 | 翹曲不是主要問題 | 基礎塑封料配方 |
| 2000s | BGA 普及，面積逐漸增大 | 首次成為 SMT 良率瓶頸 | 低 CTE EMC、基板最佳化 |
| 2010s | 大面積 FC-BGA（GPU/CPU）、PoP | 翹曲管理成為系統工程 | CTE 梯度匹配設計、模擬驅動基板設計、JEDEC 標準化測量 |
| 2016-2020 | 2.5D CoWoS、HBM 出現 | interposer 級翹曲、多 die 應力耦合 | 矽 interposer 應力建模、先進 underfill、背研磨工藝最佳化 |
| 2021-至今 | 大面積 CoWoS（AI 晶片）、Chiplet、3D 堆疊 | 翹曲成為先進封裝核心 yield limiter 之一 | 翹曲預測數字孿生、先進材料體系（低 CTE 基板/高填充 EMC）、工藝視窗精細化、可能引入玻璃基板（極低 CTE）作為長期方案 |
技術路線對比
翹曲控制手段量化對比（定性排序）
| 控制手段 | 翹曲改善效果 | 成本影響 | 工藝複雜度 | 成熟度 |
|---|---|---|---|---|
| 最佳化 die 厚度 | 中 | 低 | 低 | 高 |
| 對稱封裝設計 | 中 | 低 | 低 | 高 |
| 低 CTE EMC | 高 | 中 | 低 | 高 |
| 低 CTE 基板 Core | 高 | 高 | 中 | 中-高 |
| Underfill 最佳化 | 中 | 中 | 中 | 高 |
| 基板層壓應力平衡 | 高 | 中 | 高 | 中 |
| 玻璃基板（Glass Core） | 極高（CTE 可調至 ~3-5 ppm/°C） | 極高 | 極高 | 低（研發/試產階段[截至當前公開資訊]） |
| 模擬驅動 Design-for-Warpage | 高（減少試錯輪次） | 低（軟體投入） | 高（需專家經驗） | 中-高 |
不同封裝型別的翹曲敏感度
| 封裝型別 | 典型面積 | 翹曲敏感度 | 備註 |
|---|---|---|---|
| Wire Bond BGA（小） | < 15×15 mm | 低 | 傳統產品，翹曲管理成熟 |
| 大 FC-BGA（CPU/GPU） | 30×30 – 50×50 mm | 高 | 有機基板主導，需精細化設計 |
| 2.5D CoWoS | > 50×50 mm 等效 | 極高 | 面積大 + 薄 interposer + 多 die |
| HBM 單堆疊 | 約 10mm × 7.5mm 左右 | 高 | 薄 die 多層堆疊，應力累積 |
| Fan-Out（eWLB/RDL） | < 20×20 mm（典型） | 中-高 | 重構晶圓翹曲是獨立課題 |
上下游
上游：封裝材料
| 材料類別 | 翹曲相關關鍵引數 | 代表供應商（示意） |
|---|---|---|
| 塑封料（EMC） | CTE1/CTE2, Tg, 彈性模量, 填充率 | 住友電木、日立化成（現 Showa Denko Materials）、松下、長興材料、漢高 |
| 基板材料（Core/Prepreg） | XY-CTE, Z-CTE, 彈性模量, 吸溼率 | 松下（MEGTRON 系列）、臺光電子、聯茂、生益科技 |
| ABF 膜 | CTE、模量、玻璃化轉變特性 | 味之素（Ajinomoto，市佔率極高） |
| Underfill | CTE、彈性模量、粘接強度 | 日立化成、漢高、Namics |
| 底部填充/底部包封（Capillary/No-flow/Molded Underfill） | 同上 | 多家 |
中游：封裝與測試（OSAT / 封裝產線）
翹曲管理貫穿整個封裝工藝流程：
- 基板來料翹曲檢驗 → 2. 貼 die / 迴流 → 3. Underfill → 4. Mold → 5. 後固化（Post Mold Cure） → 6. 背研磨 / 減薄 → 7. 植球 / 迴流 → 8. 最終翹曲檢驗
每個環節都可能引入或改變翹曲，需要全流程管控。
下游：SMT 貼裝
PCB 貼裝廠（EMS/OEM）是翹曲超標的最終”發現者”。迴流焊溫度曲線、PCB 的平整度/翹曲也與封裝翹曲疊加，共同決定焊點質量。
關鍵指標
| 指標 | 定義 | 典型要求（量級示意） |
|---|---|---|
| 室溫翹曲（RT Warpage, 25°C） | 封裝體在室溫下的最大偏離平面距離 | 因尺寸而異，通常容限在封裝長度的 0.1%-0.5% 量級 [因產品/客戶規格而異] |
| 高溫翹曲（Hot Warpage, ~220-260°C） | 在迴流焊溫度範圍內的翹曲 | 決定 SMT 貼裝可行性，要求通常比室溫更嚴格 |
| 動態翹曲（Dynamic Warpage） | 隨溫度變化的翹曲-溫度曲線 | 關注翹曲反轉溫度點和極值 |
| 翹曲梯度（Warpage Gradient） | 單位長度內的翹曲變化 | 影響區域性焊球接觸均勻性 |
| Coplanarity（共面度） | 焊球所在平面內最高與最低焊球高度差 | 與翹曲直接相關，IPC/JEDEC 有標準限值 |
供需與市場資料
市場背景
- 翹曲管理本身不形成獨立”市場”，但它是先進封裝良率的核心影響因子之一。翹曲導致的良率損失直接影響封裝成本。
- 隨著 AI 晶片推動大面積 CoWoS/2.5D 封裝放量，翹曲控制的工藝和材料投入顯著增加。
- 台積電 CoWoS 產能擴張（[廠商公開表態/行業報道]）中，良率爬坡的一個重要瓶頸就包括翹曲管理。
- 低 CTE 基板、高效能 EMC 的需求增長，推動上游材料廠商研發和擴產。
量化參考
- 先進封裝良率損失中翹曲相關因素的貢獻：業界尚無公開統一口徑，但供應鏈反饋中翹曲是 SMT yield loss 的 top 3 根因之一 [供應鏈估算]。
- 全球半導體封裝材料市場規模（包含 EMC、基板、Underfill 等）約為數百億美元/年 [行業報告口徑，具體數字因來源而異]。翹曲控制相關的材料創新是這一市場的高增長細分。
代表公司與資本對映
封裝翹曲管理的價值鏈參與者
| 產業鏈位置 | 代表公司 | 翹曲管理角色 | 上市/關注標的（示意） |
|---|---|---|---|
| 封裝代工 | 台積電（TSMC）、日月光（ASE）、安靠（Amkor） | 工藝開發、翹曲模擬、全流程管控 | TSM, 3711.TW, AMKR |
| 基板供應商 | Ibiden、Shinko、AT&S、欣興（Unimicron）、南亞電路板 | 低 CTE 基板設計與製造 | 8035.T, 6920.T, ATS.VI, 3037.TW, 8046.TW |
| EMC 供應商 | 住友電木、昭和電工材料（Resonac）、長興材料 | 低翹曲 EMC 配方 | 4203.T, 4004.T, 1717.TW |
| Underfill 供應商 | Namics、漢高、日立化成 | 應力緩衝材料設計 | 非上市/集團子公司 |
| 模擬軟體 | Ansys、Siemens EDA（Simcenter）、達索 | 熱-機械耦合翹曲模擬 | ANSS, SIE |
| ABF 膜 | 味之素（Ajinomoto） | ABF 層 CTE 特性影響整體翹曲 | 2002.T |
| 檢測裝置 | Akrometrix（現 Nordson 旗下）、PHOTO TECH | 翹曲測量裝置（Shadow Moiré 等） | 非上市/集團子公司 |
投資邏輯
翹曲的資本對映意義
-
翹曲 = 先進封裝良率的”暗線”： 市場關注 CoWoS 產能時，往往聚焦光刻和 RDL，但翹曲管理是決定產能有效利用率（而非理論產能）的關鍵一環。翹曲管理不善 → 良率低 → 有效產能不足 → AI 晶片供給受限。
-
材料創新帶來增量市場： 低 CTE 基板、高填充低應力 EMC、新型 Underfill 等”翹曲友好型”材料單價通常高於傳統材料，提升材料 ASP。
-
玻璃基板（Glass Core Substrate）的長期故事： 玻璃的 CTE（~3-5 ppm/°C，接近矽）使其成為翹曲控制的”終極方案”之一。Intel 等已公開推進玻璃基板技術路線；相關裝置和材料供應商可作為產業鏈追蹤物件，但商業化時間線仍有不確定性。
-
模擬軟體溢價： 翹曲預測模擬從”nice to have”變為”must have”，模擬工具在封裝設計流程中的權重上升。
風險提示
- 翹曲管理的技術門檻雖然高，但通常作為封裝代工/材料廠商的內部能力，不單獨形成營收線，難以直接對標標的。
- 玻璃基板等新技術路線的商業化時間存在不確定性。
常見誤讀糾偏
❌ 誤讀一：“翹曲只是材料問題，換低 CTE 材料就能解決”
糾偏： 翹曲是一個系統工程問題，涉及材料選擇、封裝結構設計（對稱性、層厚比）、工藝引數（固化溫度曲線、冷卻速率）、die 位置與大小等多個維度的協同最佳化。單一材料替換可能改善一個指標但惡化另一個（例如降低 EMC 的 CTE 可能增加填料含量導致流動性變差，影響 mold fill 和 void）。先進封裝中通常需要模擬驅動的多引數聯合最佳化。
❌ 誤讀二：“翹曲越小越好，應該追求零翹曲”
糾偏： 零翹曲既不現實也不必要。實際工程中追求的是將翹曲控制在規格視窗以內，且需要考慮：
- 動態翹曲：室溫零翹曲不代表高溫零翹曲，必須在全溫度範圍內滿足要求
- 翹曲方向：適量的 convex 翹曲在 SMT 貼裝時可能比零翹曲更有利於焊球接觸（因貼裝機下壓力），但 concave 翹曲則可能導致中心焊球懸空
- 過約束可能導致新問題：過度追求低翹曲而大幅增加 die 厚度或基板剛度，可能增加 die cracking 風險或增加封裝重量/厚度
❌ 誤讀三：“先進封裝的翹曲問題和傳統封裝一樣，只是面積大了一點”
糾偏： 先進封裝的翹曲問題在複雜度上是質變而非量變：
- 2.5D/3D 結構引入了矽 interposer、微凸塊（micro bump）、TSV 等全新結構，增加了異質材料介面數量
- HBM 多層堆疊中每一層 die 的翹曲貢獻累積，且 die 極薄（~50–75μm 量級 [行業通識]），對區域性應力極為敏感
- 熱-機械耦合效應更強：高功耗 AI 晶片在執行中產生的溫度梯度會導致執行態翹曲（這在傳統低功耗封裝中不是主要問題）
學習路徑
入門（0-3 小時）
- 理解 CTE 基本概念和多層材料熱應力基礎
- 搜尋 JEDEC JESD22-B112 標準概要，瞭解翹曲測量方法
- 閱讀各主要 EMC/基板廠商的技術白皮書中的翹曲章節
進階（1-2 周）
- 學習 Timoshenko 雙金屬片理論，理解翹曲的力學建模基礎
- 使用 Ansys Mechanical 或類似 FEA 工具做一個簡單的多層封裝熱-結構耦合模擬
- 閱讀 ECTC（Electronic Components and Technology Conference）和 IMAPS 會議論文中關於 warpage 的專題
專家（持續深耕）
- 掌握封裝級翹曲數字孿生方法：工藝模擬 → 應力預測 → 翹曲輸出 → SMT 貼裝模擬 → 焊點可靠性預測
- 研究玻璃基板、低 CTE 預浸料、奈米填料 EMC 等前沿材料對翹曲的影響
- 關注翹曲管理在 Chiplet 生態標準化（UCIe 等）中的角色
一句話總結
封裝翹曲是半導體封裝中由多材料 CTE 失配驅動的熱-力學變形問題，在先進封裝面積持續增大和堆疊複雜度持續提升的背景下，它已從”製造工程細節”升級為”影響 AI 晶片有效產能的關鍵瓶頸”，是理解先進封裝良率和成本結構的必修課。
延伸閱讀與來源
- JEDEC JESD22-B112 — Package Warpage Measurement（翹曲測量行業標準方法論）
- JEDEC JESD22-B108 — Co-planarity measurement for surface mount semiconductor devices
- ECTC（IEEE Electronic Components and Technology Conference） 歷年論文 — 大量關於先進封裝翹曲建模與控制的學術研究
- IMAPS（International Microelectronics Assembly and Packaging Society） 會議及期刊
- 各 EMC 廠商技術白塑書（住友電木、Resonac 等官網可查）
- Ansys Application Gallery — 封裝熱-結構耦合模擬案例
- ASE Group / TSMC / Amkor 投資者日演講材料 — 先進封裝良率挑戰的管理層視角
免責宣告： 本頁所涉具體引數、數字多為行業通識或供應鏈估算，標註 [行業通識] / [供應鏈估算] 的內容未經單一來源交叉驗證。投資決策請以公司官方揭露和獨立研究為準。