6T OSFP

3 秒看懂

1.6T OSFP 是下一代資料中心用光模組的物理封裝規格，單模組總吞吐 1.6 Tbps，採用 OSFP‑XD 外形。其核心製造已脫離傳統 SMT（表面貼裝），依賴倒裝晶片（Flip Chip）焊接、光學元件 COB/COC 貼裝與亞微米級主動對準，基板材料升級為超低損耗 Megtron 8/ABF 等高速介質，貼裝精度要求達到 ±3 μm（3σ）。

3 分鐘產業解釋

1.6T OSFP 是為應對 AI 叢集、800G/1.6T 交換器對頻寬密度近乎苛刻的需求而定義的光模組標準。它的“1.6T”並非單通道速率，而是模組總計資料率，通常以 8×200G 或 4×400G 等多通道並行實現。OSFP 代表 Octal Small Form‑factor Pluggable（八通道小型可插拔），XD 則是專門為 1.6T 最佳化的高密度變體。

該模組的內部結構本質是一個系統級整合（SiP）：一塊多晶片基板上同時承載著高功耗 DSP（數字訊號處理器）和光子整合晶片（PIC，光引擎）。DSP 負責將來自交換 ASIC 的序列電訊號進行補償、均衡與再調變，光引擎完成電‑光轉換。這兩大核心元件通過極短的基板走線相連，對訊號完整性的要求直接決定了封裝工藝必須從傳統 SMT 邁入先進封裝領域。

當前，1.6T OSFP 仍處於從試樣到小批次爬坡的階段，光模組廠商、DSP 廠商和基板/裝置廠商共同推高壁壘。由於它直接對應百萬卡級 GPU 叢集的 Scale‑Out 互連，資本和技術關注度極高。

15 分鐘專家深入

1.6T OSFP 的製造流程是光模組史上最複雜的一次工藝躍遷。先看物理層面：一束光纖進入模組後，經由光引擎轉換為電訊號，多通道並行送入 DSP 晶片完成訊號處理，再通過金手指聯結器輸出到交換器主機板。這個過程在不到一張信用卡大的空間內完成，並要同時管理約 20‑25W 的總熱功耗。

傳統光模組（如 100G、400G 早期的 QSFP）大多采用標準 SMT，以錫膏迴流將分立器件（TIA、Driver、CDR、MUX 等）焊到 PCB 上，貼片機精度在 ±25 μm 級別，基板多為普通 FR‑4。到了 1.6T OSFP，DSP 已進化為裸片（Die）級別的倒裝晶片 BGA，底部填充膠固定，光引擎則是 COB（Chip‑on‑Board）或 COC（Chip‑on‑Carrier）結構，直接粘接到基板上，再用金線鍵合連線跨阻放大器（TIA）和驅動器（DRV）。這種混合整合的本質是將“前道半導體封裝”搬到模組廠內部，精度要求直接掉到 ±3 μm（3σ）。

對訊號完整性而言，每一毫米的走線延遲偏差、每一次阻抗失配都會吞噬 PAM4 的眼圖裕度。因此，整個基板從 FR‑4 變為 12–20 層的結構，採用低損耗介質（如 Megtron 8 用於外層或較低密度層）與 ABF 增層材料（用於精細線路層），通過類載板或載板工藝實現 15 μm/15 μm ~ 20 μm/20 μm 線寬線距，並大量採用盲埋孔來縮短迴流路徑。阻抗控制嚴格到單端 50 Ω / 差分 100 Ω，且對銅厚均勻性、介質損耗角正切（Df）提出更高要求。基板上的數字與模擬、電源與訊號區域必須通過疊層分佈隔離，避免 DSP 的共模噪聲耦合到高靈敏的 TIA 前端。

光路耦合是另一重難點。雷射器、調變器、探測器與光纖陣列單元（FAU）之間的對準採用主動對準（Active Alignment），即在器件通電發光的情況下，即時監測耦合效率並微調六軸位置，最終用環氧銀膠或非導電膠固化。整個操作必須在千級甚至百級潔淨室中執行，防止微粒遮擋光路。

這一系列工藝引數完整地定義在少數專業廠家內部規範中，網上已可見一份以 Credo、博通、Marvell 1.6T DSP 和 OSFP‑XD 封裝為藍本的“SMT / 先進封裝工藝參數列”。以下章節將深度剖析該表所體現的技術實質。

技術原理

為什麼 1.6T OSFP 不能用傳統 SMT？

傳統 SMT 的貼裝精度僅為 ±25 μm，面對間距 40–60 μm 的 Cu pillar 凸點和光晶片 μm 級耦合，完全無法勝任。更為致命的是，SMT 迴流焊峰值溫度 ~250°C 持續數十秒，會對光晶片造成熱損傷；而 COB/COC 工藝用低溫固化粘接，溫度僅 100–120°C。而訊號速率突破 200 Gbps (PAM4) 後，傳統引線鍵合產生的寄生電感足以把高頻分量衰減殆盡，必須使用倒裝晶片，讓訊號路徑縮短至數十微米，以類片上互連的阻抗控制維持訊號質量。

成品結構示意圖（ASCII）

+----------------------- OSFP‑XD 外殼 -----------------------+
|                                                           |
|   [光纖陣列] --主動對準-- [光引擎 (PIC， COB/COC)]    |
|       |                       |  (金線/TIA/DRV)           |
|       |                       v                           |
|       |                  [超低損耗基板 12‑20 層]          |
|       |                       |                           |
|       |                       v                           |
|       |                   [DSP 裸片 (Flip Chip BGA)]      |
|       |                       |         底部填充        |
|       +---- 電通道 ---------- 金手指 -----------+ 交換器 |
+----------------------------------------------------------+

核心工藝引數與技術內涵

以下引數直接引自1中的公開工藝參考表，能精準鎖定技術本質。

• 基板材料與互連

  • 材料：採用低損耗介質（如 Megtron 8 用於外層或較低密度層）與 ABF 增層材料（用於精細線路層）
  • 層數：12–20 層
  • 線寬/線距：15 μm/15 μm ~ 20 μm/20 μm
  • 阻抗：單端 50 Ω / 差分 100 Ω（必須）
  • 特點：盲埋孔、控銅厚、超低損耗

• DSP 倒裝晶片工藝

  • 凸點材質：Cu pillar + SnAg
  • 凸點直徑：15–20 μm
  • 間距：40–60 μm
  • 助焊劑：低殘留免清洗 Flip Chip 專用，厚度 20–40 μm
  • 貼裝裝置：高精度倒裝貼片機，精度 ±3 μm（3σ）
  • 貼裝力：3–8 g
  • 迴流曲線：預熱 150–180°C / 60–90 s；恆溫 180–200°C / 40–60 s；峰值 245–255°C；液相時間 45–60 s；全程 N₂ 保護，O₂ < 1000 ppm
  • 底部填充：環氧類低膨脹係數材料，毛細流動填充，120°C 60 min 或 150°C 30 min 固化

• 光晶片 COB/COC

  • 貼裝：環氧銀膠/非導電膠，固化 100–120°C，60–90 min
  • 光路耦合：主動對準（AA）
  • 互連：部分搭配金線鍵合連線 TIA/DRV
  • 環境：千級/百級潔淨室

• 傳統 SMT 部分（僅用於小元件、被動元件等）

  • 錫膏：無鉛 Type 4/5 等（表中標註“無鉛 Ty”，推斷為小元器件用）
  • 精度遠不如倒裝焊，故僅用於輔助功能

這些引數揭示了一個產業邏輯：1.6T OSFP 不再是“裝光模組”，而是在進行“基板級先進系統封裝”。其中每一環節的良率都會對整體成本形成乘數效應。

技術演進史

光模組封裝規格的演進緊貼交換器 SerDes 速率的翻倍。

• 2015‑2018 年：40G/100G QSFP28 時期，模組內部是若干分立 25G CDR + TOSA/ROSA，純 SMT 組裝。
• 2018‑2021 年：400G 時代出現 QSFP‑DD（雙密度），開始引入矽光引擎和少量裸片貼裝，但 DSP 多仍為 BGA 封裝晶片。
• 2021‑2023 年：800G 促發 OSFP/QSFP‑DD800 並立，DSP 轉向 7nm 節點，裸片配置增多，部分高階模組先行使用 Flip Chip 和 ABF 基板。
• 2024 年至今：1.6T OSFP‑XD 定型，徹底完成從“晶片級封裝→板級組裝”向“板級系統級封裝 (SiP)”的範式轉移。工藝精度從 ±25 μm 直接跳變到 ±3 μm，基板從 FR‑4 跳變為低損耗介質（如 Megtron 8）配合 ABF 增層材料，促使光模組廠必須引進半導體級的倒裝焊和潔淨室能力。

技術路線對比（量化表）

以下對比傳統 400G QSFP‑DD 模組與 1.6T OSFP‑XD 模組的製造工藝代差。

維度	傳統 400G QSFP‑DD 模組	1.6T OSFP‑XD 模組	變化本質
核心 DSP 封裝	BGA 封裝晶片	裸片 Flip Chip BGA	訊號路徑縮短 10 倍以上
基板材料	FR‑4/中等損耗板材	低損耗介質（如 Megtron 8）與 ABF 增層材料	Df <0.002，支援 56+ GHz
層數 / 線寬線距	8–12 層，線寬 70–100 μm	12–20 層，15–20 μm	佈線密度提高 4–5 倍
貼裝精度	±25 μm（SMT）	±3 μm（倒裝焊），光路主動對準	精度提高近一個數量級
光引擎裝配	TOSA/ROSA 分體封裝，手工/半自動耦合	PIC 裸片 COB/COC，自動主動對準	耦合損耗、一致性大幅改善
熱管理	貼散熱塊、導熱墊	超低熱阻基板 + 底部填充導熱	熱密度成倍上升，熱膨脹匹配關鍵
環境控制	常規 SMT 車間	千級/百級潔淨室	杜絕微粒、溼氣對光路和底部填充的影響
關鍵裝置	一般貼片機、迴流爐	高精度倒裝貼片機、主動對準耦合臺、等離子清洗、N₂ 迴流爐	裝置投資量級完全不同

上表清晰地顯示，1.6T OSFP 本質上是一次“模組半導體化”的產業升級，壁壘不在光路本身，而在系統級微組裝。

上下游

上游 — 核心元件與材料

• DSP 晶片：Credo、博通 (Broadcom)、Marvell 等，提供 1.6T DSP，基於先進 FinFET 工藝，整合多通道均衡/PAM4 編解碼。
• 光引擎 (PIC)：通常為矽光或 InP 平台，由光晶片廠商提供裸片或 COC 載體。
• 基板：超高佈線密度封裝基板，供應商包括 Ibiden、Shinko、AT&S、臻鼎等，依靠類 IC 載板的製程能力生產 Megtron 8/ABF 基板。
• 組裝材料：底部填充膠、環氧銀膠、非導電膠、免清洗助焊劑、N₂ 環境控制等，廠商有 Henkel、Namies 等。
• 工藝裝置：高精度倒裝貼片機（如 ASM、Besi）、主動對準耦合工作站、等離子清洗機、聚焦式迴流焊、X‑ray 檢測等。

下游 — 模組整合與應用

• 光模組製造商：新易盛、中際旭創、Coherent、旭創（中國）、Ciena 等，承擔系統組裝和測試。
• 終端使用者：超大規模資料中心（雲端廠商、AI 訓練叢集），將 1.6T OSFP 插入 25.6T/51.2T 交換器的埠，構成 Fat‑Tree 或 Dragonfly 拓撲的物理層。

關鍵指標

對產業研究和投資研判而言，量化追蹤以下指標至關重要：

• 貼裝精度與良率：±3 μm 倒裝焊良率、底部填充空洞率（<1%）、光耦合損耗一致性（≤0.5 dB 波動）。
• 高速訊號完整性：差分 100 Ω 阻抗公差（通常 ±5% 以內）、各通道 Skew（<2 ps）、回波損耗 RL、插入損耗 IL 等。
• 基板能力：層數、最小線寬線距、銅厚均勻性、盲埋孔對準度。
• 熱阻：DSP 結到殼熱阻 θjc、模組整體熱功耗（通常 18–25W），能否支援高密度交換器面板。
• 輸出光指標：TDECQ（發射色散眼圖閉合四相）、OMA 光調變幅度，均在 PAM4 模式下高度敏感。
• 量產爬坡速率：新易盛在 2025 年 9 月揭露，1.6T 產品下半年開始逐漸上量，預計 2026 年進一步增加2。這為市場預期提供了時間錨點。

供需與市場資料

根據光模組龍頭展望及產業調研：

• 需求端：AI 訓練叢集對 GPU 節點之間的高速互聯（InfiniBand / 乙太網路）需求爆發。每張 H100 或下一代 GPU 至少對應 2–3 個高速光模組埠，1.6T 能為 400G/800G 提供升級替代。龍頭雲端服務商 2025 年下半年已開始小批次部署 1.6T 交換器方案。
• 供給端：目前仍受限於先進封裝產能與高精度貼裝裝置交期。DSP 良率、基板產能以及主動耦合自動化水平是三大瓶頸。2026 年有望進入規模放量元年。
• 價格與價值：早期 1.6T OSFP 模組單價顯著高於等速率組合的 2×800G 方案，但功耗和埠密度優勢明顯，TCO（總擁有成本）驅動客戶的升級意願。 （注：具體出貨量、單價、份額等資料[未充分揭露]，上述為基於產業邏輯的定性判斷。）

代表公司與資本對映

• 光模組整合廠：新易盛（直接提及 1.6T 進展順利、下半年上量、明年增加，3.2T 預研2）。中際旭創（業界預期同步推出，但未在本檢索證據出現，僅做定性提及：其 1.6T 產品處於送樣/小批次階段）。
• DSP 晶片商：Credo、博通、Marvell — 這些名字出現在工藝表適用列表裡1，表明其 1.6T DSP 已被用於 OSFP‑XD 封裝方案。三家在高速 SerDes 領域均有深厚積累。
• 封裝基板/材料：進入 Megtron 8/ABF 供應體系的基板廠，以及底部填充、助焊劑等材料廠商。
• 裝置廠商：高精度倒裝焊機和主動對準耦合系統供應商，將直接受益於模組廠擴產。

二級市場層面，1.6T 放量時間點是影響光模組和 DSP 板塊估值的最核心變數。產業鏈各環節技術壁壘高，新進入者難以短時突破 ±3 μm 級系統組裝，因此現有龍頭享有較強議價能力。

投資邏輯

1. 量升價穩邏輯：1.6T 逐步替代 800G，單元功耗和每 Gbps 成本下降，但工藝複雜度使單價降幅有限，模組廠營收與毛利率可雙升。
2. 先進封裝擴散：OSFP 組裝工藝從傳統 SMT 到系統級封裝的躍遷，實質是半導體封裝技術在光模組領域的外溢，裝置與基板廠商迎來增量市場。
3. 客戶粘性高：1.6T 模組需要與交換器晶片、互聯架構深度適配，切換成本高，先發者一旦匯入大規模叢集，訂單確定性極強。
4. 風險點：工藝良率爬坡若不及預期，將嚴重壓制出貨與盈利；DSP 供應受單一廠商製程節點影響；技術路線可能提前轉向 CPO（共封裝光學）而削弱可插拔模組的需求。

常見誤讀糾偏

1. “1.6T OSFP 就是比 800G 快一倍的 QSFP‑DD，換個大外殼就行” ❌ 誤讀。OSFP‑XD 不僅是物理尺寸的調整，內部封裝已徹底半導體化。傳統 800G 模組仍可使用 BGA 封裝的 DSP 和標準 SMT 流程，1.6T OSFP 則強制轉向裸片貼裝、±3 μm 精度和 Megtron 8/ABF 基板，產業鏈壁壘天差地別。

2. “既然 COB/COC 也是貼晶片，用現有 SMT 線微調即可” ❌ 誤讀。工藝參數列明確指出傳統 SMT 精度 ±25 μm 完全不夠，且迴流焊高溫會損壞光晶片。倒裝晶片迴流在氮氣保護下進行，光晶片必須低溫固化，並需要在潔淨室中執行主動對準，這是兩條截然不同的技術路線，無法共線。

3. “OSFP‑XD 中的 XD 表示擴充套件通道，只要外加大尺寸就行” ❌ 片面。XD 確實提升了訊號密度，但帶來的內部互連難題才是核心。更多通道意味著更誇張的佈線密度、更嚴重的串擾和更復雜的熱管理，這些都必須靠基板疊層設計和微組裝工藝解決，單純外形變大毫無意義。

學習路徑

1. 掌握基礎規範：閱讀 OSFP MSA（Multi‑Source Agreement）公開文件，理解機械尺寸、熱規範、管理介面。
2. 深入訊號完整性：學習 112G/224G PAM4 的通道損耗預算、均衡技術、S引數分析方法。
3. 研究先進封裝：從 Flip Chip、μ‑bump、底部填充開始，過渡到 CoWoS、InFO 等 2.5D/3D 封裝，理解異質整合的共通性。
4. 追蹤產業動態：關注新易盛、中際旭創等公司互動平台和財報說明會；關注 Credo、Broadcom、Marvell 的 1.6T DSP 量產進展；關注封裝基板大廠的技術路線圖。
5. 研讀工藝細節：以1中的參數列為索引，逐一研究每道工序的裝置、材料和失效模式，建立對量產難點的定量認知。

一句話總結

1.6T OSFP 的本質不是光模組速率的線性延伸，而是製造範式從 SMT 組裝向系統級先進封裝的斷裂式升級，±3 μm 倒裝焊與超低損耗基板定義了它的技術壁壘，也決定了其量產爬坡的產業節奏。

延伸閱讀與來源

1. 1.6T 光模組(DSP + 光引擎)SMT / 先進封裝工藝參數列 - 本文核心工藝引數的主要來源。
2. 新易盛:1.6T相關產品預計明年進一步增加 目前3.2T產品處於預研階段 - 新易盛於 2025 年 9 月 4 日在互動平台的展望，確認 1.6T 放量節奏。
3. OSFP MSA 官方規格 - 獲取物理層詳細定義與相容性列表。
4. 各大券商有關 AI 資料中心與高速光模組的深度報告，可作為市場背景補充。