AEC

3 秒看懂

AEC（Active Electrical Cable，有源電纜） 是一種在銅纜聯結器內部整合訊號處理晶片的高速互聯方案。它專為資料中心機架內 3–7 米的短距離連線設計，在保持銅纜低成本、低延遲優勢的同時，通過晶片對衰減訊號進行補償和再生，解決了傳統無源銅纜（DAC）在 56G/112G PAM4 高速率下傳輸距離驟降的痛點。與有源光纜（AOC）相比，AEC 無需光電轉換，功耗更低、成本更優，正在成為 AI 伺服器與 Top-of-Rack 交換器之間 400G/800G 連線的事實標準。

3 分鐘產業解釋

AEC 是資料中心高速互聯演進中的關鍵媒介，其誕生直指一個物理定律困境：銅纜傳輸速率越高，訊號衰減越嚴重，有效距離越短。

在 10G/25G NRZ 時代，傳統 DAC（Direct Attach Copper，無源直連銅纜） 憑藉結構簡單、零功耗、低成本，統治了機架內連線。但當單通道速率邁入 56G/112G PAM4，奈奎斯特頻率飆升至 14–28 GHz，銅纜每米插損高達數個分貝，5 米無源線纜的眼圖已完全閉合，無法保證無誤碼傳輸。

AEC 的破解思路並非“換介質”，而是 “給銅纜裝上一個大腦” 。線纜廠商在聯結器殼體內嵌入專用的訊號處理 ASIC——通常是 retimer（重定時器）或 redriver（重驅動器）——對接收到的微弱訊號執行均衡、放大和時鐘再生，將原本被噪聲和碼間干擾淹沒的訊號重新整形為清晰的資料流，遞交給對端 SerDes。這一過程將銅纜的有效傳輸距離從 DAC 的 ≤3 米延伸至 5–7 米，足以覆蓋絕大多數機架內 TOR-to-Server 的場景。

與 AOC（有源光纜）相比，AEC 的戰略優勢在於“銅的經濟性”。AOC 需要在兩端部署 VCSEL 雷射器、光電探測器以及配套驅動晶片，物料成本和功耗顯著更高，且光纖在現場彎折、灰塵汙染等工況下更為脆弱。AEC 複用成熟的銅纜製造工藝和聯結器生態，規避了昂貴的光學元件，成本約為同規格 AOC 的 1/3 至 1/5，功耗節省 30%–50%。

隨著 2023 年起生成式 AI 驅動超大規模 GPU 叢集建設，一臺 AI 伺服器機架內部需要數十條 400G/800G 鏈路，總長度集中在 3–7 米這個“銅纜最優、光纜過配”的區間。由此，AEC 從昔日的可選方案躍遷為 AI 互聯的剛需元件，被市場視為“銅退光進”敘事下的逆襲者。

技術原理：有源均衡如何讓銅纜“逆天改命”

訊號完整性挑戰的本質

高速訊號在銅纜中傳輸時，面臨三重物理詛咒：

趨膚效應：頻率越高，電流越趨向導體表面，有效導電面積縮小，電阻增大，損耗上升。
介質損耗：絕緣材料在交變電場下產生能量耗散，與頻率成正比。
碼間干擾（ISI）：由於通道頻寬受限，前一個位元的訊號拖尾會干擾後續位元的判決，在 PAM4 四電平調變下尤為致命。

以 112G PAM4 為例，奈奎斯特頻率 28 GHz，實測 26AWG 銅纜每米插損可達 6–8 dB。5 米累積 30–40 dB 衰減意味著訊號電壓幅值降至原本的 1/100 甚至更低，原始眼圖完全閉合——接收端看到的只剩噪聲。

Retimer 的訊號處理鏈

AEC 的核心價值全部凝結於那枚埋入聯結器的 ASIC 中，其內部訊號處理流水線如下：

輸入訊號 (微弱閉合眼圖)
      │
      ▼
┌─────────────────┐
│  CTLE            │ ← 模擬域：高頻線性補償
│  (連續時間線性均衡)│
└────────┬────────┘
         ▼
┌─────────────────┐
│  VGA + 緩衝      │ ← 幅度調整至適合量化
└────────┬────────┘
         ▼
┌─────────────────┐
│  ADC             │ ← 模擬轉數字（關鍵一步）
└────────┬────────┘
         ▼
┌─────────────────┐
│  FFE + DFE       │ ← 數字域：前饋+判決反饋均衡
│  (數字均衡器)     │
└────────┬────────┘
         ▼
┌─────────────────┐
│  CDR             │ ← 時鐘資料恢復，清除抖動
│  (時鐘資料恢復)   │
└────────┬────────┘
         ▼
┌─────────────────┐
│  TX FIR          │ ← 輸出預加重，驅動對端
│  (傳送端均衡)     │
└────────┬────────┘
         │
         ▼
輸出訊號 (清晰眼圖，抖動清除)

關鍵模組解析：

CTLE（連續時間線性均衡器）：在 ADC 取樣前對高頻成分進行模擬域提升，本質是一個高通濾波器，可補償 5–15 dB 的通道損耗，但會放大噪聲。
ADC + DSP 核心：這是 retimer 區別於 redriver 的分水嶺。retimer 將模擬波形數字化後，在數字域執行更復雜的 FFE（前饋均衡） 和 DFE（判決反饋均衡）。DFE 通過反饋環路消除前一位元的拖尾干擾，且不會像 CTLE 那樣放大高頻噪聲，補償能力可達 30+ dB。
CDR（時鐘資料恢復）：從資料邊沿提取嵌入的時鐘資訊，重新生成乾淨的低抖動時鐘。這是消除鏈路累積隨機抖動（RJ）和確定性抖動（DJ）的唯一手段，也是 redriver 不具備的能力。
TX FIR（有限衝激響應濾波器）：在傳送端進行預加重，提前補償線纜的後續損耗，為對端接收器提供一個更開放的眼圖。

Retimer 與 Redriver 的分野

並非所有 AEC 都用滿血 retimer，行業根據損耗預算、功耗和成本約束存在兩種路徑：

特性	Redriver	Retimer
訊號域	純模擬	模數混合（ADC+DSP）
均衡能力	CTLE + 輸出預加重，約 15–25 dB	CTLE + FFE + DFE，>30 dB
時鐘處理	無 CDR，透傳抖動	內建 CDR，徹底清零抖動
功耗	更低，通常 0.5–1 W	更高，通常 1–3 W
適用距離	3–5 米，插損較輕場景	5–7 米，長距離/高插損場景
典型製程	成熟節點（28nm 等）	先進節點（6/7nm）

目前 400G/800G AEC 市場主流方案為 retimer，原因是 112G PAM4 通道損耗已超出純模擬補償的物理極限。部分短距離 400G AEC 仍有采用 redriver 以換取更低功耗和成本，但這正在成為小眾路線。

物理封裝與散熱設計

將主動晶片塞入聯結器殼體的工程挑戰不容小覷。AEC 聯結器內部採用多晶片模組（MCM）或系統級封裝（SiP），通過導熱墊片將晶片熱量傳導至金屬殼體，利用機架風道被動散熱。部分高階設計在電纜中部增設中繼晶片（“筆形”架構），將總距離延長至 10 米以上，但功耗和成本隨之倍增，目前應用侷限於特殊場景。

關鍵技術引數

理解 AEC 規格書和效能對比，需關注以下核心引數：

資料速率與介面協議：當前主流為 400G（4×112G PAM4）和 800G（8×112G PAM4），採用 QSFP-DD 或 OSFP 封裝。介面支援乙太網路、InfiniBand、NVLink 等多種協議，由交換器或網絡卡 SerDes 定義，AEC 負責物理層透傳。
通道損耗預算：AEC 可補償的總插損是決定有效距離的核心指標，通常在 30–40 dB @ 奈奎斯特頻率。該引數直接界定了該型號 AEC 能驅動的最大線纜長度和銅纜線規（AWG）。公開資料未見統一標準，各廠商產品手冊的測試條件有所差異。
誤位元速率（BER）：業界對高速互聯要求 BER < 1e-15（後 FEC），即在開啟前向糾錯（FEC）後，系統級誤位元速率低於 10⁻¹⁵。若無 FEC（如部分低延遲應用），則要求原始 BER 達到 1e-12 甚至 1e-15 級別。
延遲：AEC 晶片處理引入的固定延遲通常在 數納秒至十數納秒。retimer 方案因包含 ADC/DSP 流水線，延遲略高於 redriver，但仍保持亞微秒級，對 RDMA 和 GPU 互聯的尾延遲效能至關重要。
功耗：單端 AEC 功耗約 1–3 W（400G retimer 方案，公開資料未見精確均值）。功耗隨速率、retimer 製程和通道補償強度變化。6nm 先進製程較 12nm 可降低約 20%–30% 功耗。
管理介面：符合 CMIS（Common Management Interface Specification）或自定義規範，通過 I2C/MDIO 上報溫度、電壓、鏈路狀態、製作商資訊等，支援數字診斷和故障定位，大幅提升資料中心運維效率。
操作溫度：工業級設計，典型範圍 0–70°C（殼溫），無冷凝。AI 叢集高密度部署下的散熱設計裕量是實際選型的重要考量。

技術演進史與路線圖

第一階段：10G/25G 時代（2010–2015）

AEC 的前身概念出現，市場規模極小，僅用於特殊工業或超長距離（數十米）的銅纜擴充套件場景。晶片多采用簡單的 analog equalizer 或早期 redriver，速率集中在 10G SFP+ 和 40G QSFP。DAC 在各個距離段佔據絕對主導，AEC 的商業化幾乎可以忽略。

第二階段：PAM4 引爆需求（2016–2020）

單通道速率從 28G NRZ 跨越至 56G PAM4 是 AEC 命運的轉折點。IEEE 802.3bs/cd 定義了 50G/100G/200G/400G 的電氣規範，銅纜的損耗瓶頸第一次在主流速率節點集中爆發。Credo、Marvell、MaxLinear 等推出專用 PAM4 retimer 晶片，Amphenol、Molex、TE 等線纜巨頭基於這些晶片推出第一代規模量產的 AEC 產品，開始在超大規模資料中心試點，逐步替換 100G/200G DAC。2019 年前後，AEC 在高速直連電纜中的滲透率約為 10%–15%（據 LightCounting 報告，參考行業訪談）。

第三階段：AI 與 112G 催化（2021–至今）

交換器晶片升級至 51.2T，SerDes 速率達到 112G PAM4，800G 埠進入規模部署。AI/ML 訓練叢集對短距高頻寬互聯的需求呈指數增長，一臺 NVIDIA DGX 類系統機架內有數十條 800G 鏈路，傳統 DAC 在此距離完全失能，AOC 又成本過高。AEC 一舉成為機架內 800G 連線的首選方案，滲透率據行業估算 2024 年已升至 25%–35%。

路線圖展望（2025–2028）

224G PAM4：IEEE 802.3dj 正在定義 200G/通道電氣規範，屆時鐘奎斯特頻率達 56 GHz，銅纜損耗將進一步指數級惡化，AEC 的均衡能力將面臨極限挑戰。可能需要板載 DSP 與線纜 retimer 的異構協同。
CPO 與銅的再平衡：共封裝光學（CPO）試圖將光引擎移近交換晶片以減少銅損耗，但機架內 3–7 米這段仍屬 AEC 護城河。短期內看不到光方案在此距離的經濟性。
有源銅纜 beyond 10m：部分廠商（如 Credo）正在探索多中繼架構，使 AEC 覆蓋 10–20 米跨機架連線，直接競爭 AOC 和短距多模光纖。公開資料未見批次部署。
相干lite 下移：長期來看，若矽光子成本大幅下降，短距互聯可能逐步光化。但考慮到銅纜生態的成熟度和持續的晶片製程最佳化，AEC 作為主流方案的生命週期預計將持續至 2030 年前後。

技術路線對比：AEC 的位置

下表聚焦於機架內 3–7 米場景，給出 AEC 與主要競品的定性對比（數值為行業經驗範圍，2024 年參考）：

維度	無源 DAC	AEC (retimer)	AOC	短距多模光纖+模組
介質	銅線	銅線+ASIC	多模光纖+VCSEL	多模光纖+SR 光模組
400G 典型最遠距離	≤3 m	5–7 m	≤100 m	≤100 m
800G 典型最遠距離	≤2 m	5–7 m	≤100 m	≤100 m
單端功耗 (400G)	~0 W	1–3 W	2–4 W	3–5 W (模組)
典型延遲	~5 ns/m	晶片處理+線材傳播，總計數十 ns	光電轉換 >100 ns	同左
相對成本 (每 400G 鏈路)	1×	約 1.5–3×	約 5–10×	約 3–6×
故障診斷	無	支援 CMIS 數字診斷	支援 DDM	支援 DDM
抗電磁干擾	一般	強（再生消除）	極強（光天然免疫）	極強

資料來源：行業訪談及廠商產品手冊，未繫結具體型號，僅供參考量級比較。

結論：在 3–7 米 400G/800G 連線場景中，AEC 處於效能、成本、功耗的“甜點區”。DAC 距離不達標，AOC/光模組成本過高，AEC 是唯一經濟可行的銅基方案。

產業鏈上游：晶片與材料壁壘

Retimer/Redriver 晶片

這是 AEC 價值量和壁壘最高的環節。主要玩家：

Credo Technology：唯一同時擁有自研 DSP-retimer 和自有品牌 AEC 成品的垂直整合者。採用 6nm/7nm 先進製程，其 PAM4 DSP 在功耗和均衡能力上處於行業前列。
Marvell Technology：通過收購 Inphi 獲得 PAM4 DSP 產品線（Alaska P 系列），廣泛向第三方線纜廠供貨，是 AEC 賽道最大的獨立晶片供應商。
MaxLinear：在 PAM4 DSP 領域有較深積累，向部分線纜廠提供晶片，但市佔率低於 Marvell。
其他：瑞昱、Montage（瀾起科技）等也在切入 retimer 市場，但當前份額較小。英特爾曾通過收購 Aquantia 版面配置，但非戰略重心，公開資料未見大規模出貨。

晶片製程競爭正從 12nm 向 6nm/5nm 轉移，以應對 224G PAM4 對功耗和訊號處理能力的嚴苛要求。

高速聯結器與精密線纜

聯結器：泰科電子（TE Connectivity）、安費諾（Amphenol）、莫仕（Molex）三巨頭合計佔據全球高速背板/IO 聯結器市場逾 60% 份額，擁有精密模具和訊號完整性模擬等核心工程能力。
線纜元件：除上述三家外，立訊精密（Luxshare）和貿聯集團（BizLink）是重要供應商。800G AEC 對內部差分對的對絞精度、遮蔽材料和阻抗一致性提出極高要求，產線自動化程度與測試能力構成製造壁壘。

高階銅材與絕緣材料

低損耗絕緣材料（如發泡氟塑膠、改性聚烯烴）和高純度（>99.99%）低表面粗糙度銅導體由材料巨頭（如杜邦、大金、三菱化學）及專業銅合金廠商供應。該環節高度成熟，供應穩定，不屬於 AEC 產業鏈的瓶頸。

產業鏈下游：超大規模雲端商主導採購

AEC 的下游需求高度集中於 超大規模資料中心運營商（Hyperscalers），採購模式不同於傳統企業 IT 通過 OEM 多層轉售。

直接採購模式

AWS、微軟 Azure、Google、Meta、阿里巴巴、字節跳動、騰訊等擁有自研網路架構和定製化交換器的廠商，傾向於 直接向 AEC 供應商發起 RFP（需求建議書），定義線纜長度、功耗、管理介面等規格，由線纜廠生產並貼牌或白牌交付。這繞過了傳統交換器 OEM（如思科、Arista）的捆綁銷售，是 Credo 等新興廠商得以快速切入市場的關鍵原因。

OEM/ODM 整合模式

對於規模略小或標準化需求的企業資料中心和託管服務商，AEC 通過戴爾、HPE、超微（Supermicro）、浪潮、聯想等伺服器/交換器 OEM 整合供貨。戴爾’OEM 的 PowerEdge 和 MX 系列方案中已開始引入 AEC 作為 400G 機架內互聯選項。

AI 訓練叢集的特殊需求

以 NVIDIA HGX/DGX 參考架構為代表，一臺 GB200 NVL72 或 H100 叢集的機架內網路通常需要數百條 400G/800G 鏈路，且對尾延遲極度敏感。Meta、微軟等廠商的定製化 GPU 叢集採購量大，是 AEC 需求增速最快的細分市場。根據市場調研資料（如 650 Group），AI 相關網路連線佔據 2024 年 AEC 總需求的超過 50%。

受益公司與競爭格局

垂直整合者

Credo Technology (CRDO) 定位最純粹的 AEC 概念股。自研 HiWire AEC 產品線，2024 財年（截至 2024 年 4 月）營收高速增長，核心驅動力來自微軟等大客戶的 800G AEC 訂單。其全棧模式（晶片-線纜-韌體）在定製化和毛利上較純線纜組裝者有優勢，但面臨傳統巨頭規模碾壓的挑戰。

晶片核心供應商

Marvell Technology (MRVL) 通過 PAM4 DSP 晶片繫結全球多數一線線纜廠，曲線受益於 AEC 增長。其資料中心業務（含光模組 DSP、retimer、安全晶片等）是近年業績最大引擎。財報顯示其資料中心業務營收 2024 年年增率大幅增長，AEC 相關 retimer 貢獻逐步提升，但公司未單獨揭露該細分板塊數字。

聯結器及線纜巨頭

Amphenol (APH)、TE Connectivity (TEL)、Molex (私營) 憑藉聯結器、佈線和批次製造能力，是 AEC 市場的絕對生產主力。它們從 Credo 和 Marvell 採購晶片，組裝成 AEC 成品銷售。AEC 是這些公司高速互聯業務的自然延伸，貢獻營收增量但佔比有限。這些公司產品組合極其多元，AEC 屬於增長最快的細分線之一，但很難作為單一標的進行分離估值。

亞洲供應鏈與挑戰者

立訊精密（Luxshare，深交所：002475） 從 Apple 元件代工切入通訊互聯，已在 AEC 領域獲得海外雲端廠商供應商資質，具備規模和成本優勢。其挑戰在於高速晶片仍需外購，在毛利率較高的 retimer 自研環節基本缺位。
Astera Labs (ALAB) 產品矩陣涵蓋 PCIe/CXL retimer 與 AEC 模組，專注超大規模雲端商生態。其 AEC 產品推向市場較晚，正在積極爭取客戶認證，2024 年已進入部分 Tier 2 雲端商供應鏈，但距離 Credo/Marvell 生態的出貨量仍有量級差距。

注：以上分析基於公開資訊和行業洞察，旨在闡述產業結構，不構成任何個別公司的投資推薦或業績預測。

市場規模與量價趨勢

嚴謹宣告：AEC 作為高速線纜的細分品類，目前並無追蹤該單一品類的公開權威市場報告。以下資料綜合自 LightCounting、650 Group、Cignal AI 等機構對高速互連電纜和 active copper cable 的估算，並結合行業訪談交叉驗證，僅供參考量級。

市場規模估算

據 LightCounting 2024 年 4 月釋出的《High-Speed Cable and Interconnect》報告，全球 有源銅纜（ACC，含 AEC） 市場規模在 2023 年約為 2–3 億美元，預計 2024 年年增率增長逾 80%，達到約 4–5 億美元。
另據 650 Group 估算，800G AEC 出貨量 2023 年約 50 萬條，2024 年有望攀升至 150 萬條以上，平均單價（ASP）在量產初期約為 400–600 美元。據此可推算 2024 年僅 800G AEC 一項即對應約 6–9 億美元潛在市場。
前瞻至 2028 年，多家機構預測高速有源銅纜市場有望達到 15–25 億美元量級，驅動力來自於 1.6T（224G PAM4）埠升級和 AI 叢集的持續資本支出。需注意此類遠期預測的不確定性極高。

滲透率與替代曲率

關於 AEC 在 400G/800G 機架內直連電纜中的滲透率，行業普遍引用 2023 年約 20%–25%，2024 年約 30%–35%（LightCounting、650 Group 跨報告交叉驗證區間）。注意此資料包含了一定程度的機構估計，各廠商出貨量無公開驗證。
隨著 112G PAM4 成為交換器主流埠，DAC 在 >3 米場景幾近消失，滲透率將繼續向 AEC 傾斜；AOC 和 SR 光模組則長期防守在 ≥10 米的跨機架鏈路。

價格趨勢與學習曲線

800G AEC 量產初期（2023 年）ASP 約為 500–700 美元一條（雙邊帶模組），2024 年隨產能爬坡已降至 400–500 美元區間。參考 400G 歷史價格學習曲線，成熟期（出貨千萬條級）ASP 有望向 1.5–2 倍同距離 DAC 價格收斂。
AEC 的價值量分佈大致為：retimer 晶片約佔 40%–60%，聯結器及精密組裝約佔 30%–40%，銅纜、殼體、管理單元等佔餘額。這一價值量向晶片嚴重傾斜，解釋了為何晶片自研廠商（如 Credo）享有遠高於純組裝廠的結構性毛利率。

主要玩家對比

基於公開資料，列出當前 AEC 賽道核心參與者的定性優劣勢對比（2024 年資訊）：

參與方	商業模式	核心優勢	核心劣勢/風險	注
Credo	晶片+成品垂直整合	全棧最佳化功耗與效能，直供大客戶，毛利結構優	總產能和 SKU 覆蓋弱於大廠，客戶集中度高	增長快，對微軟訂單依賴顯著
Marvell	獨立 retimer 晶片供應商	製程領先，生態最開放，被多數線纜廠採納	不直接做成品，AEC 晶片營收佔比低，非主要戰略軸心	其資料中心 DSP 業務含光模組部分
Amphenol	線纜+聯結器+組裝 ODM	全球最大聯結器商，產能和客戶關係極深	依賴外購晶片，議價能力在晶片端，AEC 佔整體營收小	與 TE、Molex 形成寡頭競爭，均綁 Marvell/Credo
TE Connectivity	同上	同上	同上	在高速 IO 聯結器領域與 Amphenol 不分伯仲
Molex (Koch 工業)	同上	同上，並依託母公司大型產業集團資源	同上	同樣深度參與 OCP 等開放標準
立訊精密	ODM/模組組裝擴充套件	亞洲成本結構與大批次製造經驗，已進海外雲端鏈	晶片幾乎完全外購，毛利在價值鏈中較低	正積極版面配置光電融合，但 retimer 自研尚無公開突破
Astera Labs	晶片+模組成品的挑戰者	與超大規模客戶生態深度繫結	AEC 出貨量極小，品牌認知度低，規模劣勢顯著	其 PCIe retimer 主業內領先，AEC 為外延

公開資料中未找到各玩家 AEC 業務的絕對營收數字或精確市佔率，各家公司報表面向更寬廣的資料中心互聯類別，因此無法做出精確份額排名。

風險與不確定性

AEC 賽道雖受益於 AI 結構性增長，但投資者和行業參與者應正視下述風險：

速率迭代的技術斷崖：當 SerDes 速率邁入 224G PAM4 乃至更高，28 GHz 以上銅纜損耗可能超出任何經濟性可行的均衡方案極限。若 2027–2028 年行業被迫向短距光方案（如 CPO 低成本的銅收尾方案）轉移，AEC 可能面臨“需求天花板提前坍縮”的風險。
晶片供應集中化：量產高效能 PAM4 retimer 的供應商不足 5 家。若 Credo 或 Marvell 出現產品延遲、產能限制或策略調整，可能波及整個 AEC 供應鏈。特別是 Credo 本身參與成品競爭，第三方線纜廠存在供應依賴“友商”的微妙關係。
客戶集中度與訂單波動：超大規模雲端廠商每年僅 2–3 次集中採購談判，訂單體量巨大但可見度短。AEC 供應商的營收存在季度劇烈波動的可能性，且單一雲端商的架構調整（如自研交換器策略變更、光互聯方案提前引入）可造成劇烈需求擾動。
標準演進的不確定性：IEEE、OIF 等標準組織對電介面和 FEC 的定義，直接影響 AEC 的損耗預算設計和晶片相容性。任何重大標準分裂（如多個不相容 SerDes 協議共存）將增加研發和維護成本。
價格侵蝕與庫存週期：AEC 尚未進入類似 DAC 的充分競爭階段，但聯結器大廠的規模製造能力可能引發過早價格戰。同時，雲端商資本支出存在週期波動，若 AI 基建階段性退潮，供應鏈將面臨庫存消化壓力。
國產化政策變數：國內廠商在 retimer 晶片環節幾乎完全依賴進口（Credo/Marvell/MaxLinear）。在地緣政治趨於複雜的背景下，AEC 供應鏈安全性可能成為政策關注點，也可能導致技術授權或貿易受限的風險。

常見誤讀與糾偏

誤讀 1：“AEC 就是一種光纖。” 糾偏：AEC 的“E”代表 Electrical，流動的是電訊號，物理介質為銅。與之混淆的 AOC（有源光纜）才通過光纖傳輸光訊號，兩端內含光收發器。AEC 的所有訊號處理發生在電域。

誤讀 2：“只要是內建晶片的銅纜，晶片一定是 retimer，效能都一樣。” 糾偏：部分低成本 AEC 使用 redriver 而非 retimer。redriver 僅做模擬放大和均衡，不具備 CDR 時鐘再生功能，抖動會沿鏈路累積。在 112G PAM4 長距場景下，retimer 是必須的；但在一些短距、低插損應用中，廠商可能為降功耗配置 redriver——兩者在補償能力和應用距離上有本質區別，並非“有晶片就等同”。

誤讀 3：“DAC 技術還在進步，很快能跑 800G 5 米，AEC 會被逆襲。” 糾偏：銅纜損耗受物理定律制約，導體和介質材料的效能提升幅度遠落後於速率增長對頻寬的需求。目前連最先進的發泡絕緣材料和 24AWG 線纜，在 5 米 28 GHz 下插損普遍超過 35 dB，無源均衡根本無法恢復一個可用的多電平眼圖。主張 DAC 將在 800G 長距離迴歸，是對基礎電磁學和訊號完整性規律的誤解。AEC 在 400G+≥3 米場景的核心地位短期內不存在顛覆性材料科學來挑戰。

誤讀 4：“AEC 市場規模 = Credo 或 Marvell 的AEC相關營收。” 糾偏：AEC 產業鏈價值分為晶片、聯結器、組裝三個層次。一家晶片廠的AEC 相關營收，僅反映的是產業鏈上游價值；整個 AEC 成品市場規模要涵蓋所有線纜廠的綜合出貨。將某家公司的該專案營收等同於市場規模，是典型的“以點代面”錯誤。同樣，部分雲端商是直接採購成品，部分通過 OEM，口徑不可簡單相加。

誤讀 5：“只要 AI 繼續漲，所有涉及 AEC 的公司都等同受益。” 糾偏：受益邏輯迥異。自研晶片的 Credo 攫取高價值段，增速與獲利彈性大；線纜組裝廠的營收受益於量，但毛利率受制於晶片採購成本；未進入頭部雲端商供應鏈的小廠可能完全錯失本輪升級紅利。必須區分“行業趨勢”和“個體公司競爭力”，不能等同視之。

追蹤指標與訊號

投資者和行業觀察者可通過以下指標追蹤 AEC 賽道景氣度和競爭演變：

超大規模雲端商資本支出展望：AWS、微軟、Google、Meta 的季度資本支出（特別是與網路基礎設施/資料中心相關的部分）是領先指標。雲端商資本支出年增率增速與 AEC 訂單高度正相關。
800G 光模組與有源電纜出貨量比值：通過 LightCounting 等機構的季度出貨資料，追蹤 800G AOC+SR 模組 vs 800G AEC 的出貨量比率。如果 AEC 佔比持續提升，意味著線纜在機架內替代光方案的邏輯在驗證；反之可能預示光方案成本下降快於預期。
交換器晶片升級週期：博通（Broadcom）Tomahawk 6（102.4T）等下一代交換晶片的取樣/量產業界公告。每一次交換器頻寬翻倍都意味著 SerDes 速率升級，AEC 滲透率將有跳躍式推升。
GPU 季度出貨（特別是高頻寬網絡卡配套）：追蹤 NVIDIA、AMD Instinct 系列的資料中心 GPU 出貨預估，因為每顆 800G 網絡卡介面都對應一條 AEC 或同等級互聯的需求。
retimer 晶片出貨與製程公告：Credo、Marvell 的季度營收中資料中心 DSP 分部的增速及管理層對電 vs 光互聯的展望，是洞察行業需求最直接的全鏈條指標。
聯結器大廠安費諾/TE 的商用通訊業務增速：這兩家巨頭的商用通訊（主要為資料中心連線/佈線）營收能反映整體互聯市場冷暖，但需注意其業務範圍遠超 AEC。
標準里程碑：IEEE 802.3dj (200G/lane 電氣) 的 CFI/標準批准節點，以及 OIF CEI-224G 最終釋出，是技術可行性和行業合力的制度性確認訊號。

可信資訊源

行業發展和資料應持續追蹤以下來源，以交叉印證、避免單一信源偏差：

市場研究報告：LightCounting《High-Speed Cables & Interconnects》季度報告、650 Group《Data Center Interconnect》報告、Cignal AI 相關專題。這些報告通常收費，但公開摘要和媒體引用可提供趨勢研判。
晶片廠商定期財報與電話會議：Credo (CRDO)、Marvell (MRVL) 的季報與 10-K 年報中關於資料中心互聯業務的部分。
聯結器與光通訊展覽：DesignCon（每年 1–2 月）和 OFC（每年 3 月）是高速銅纜/光纜最新工程進展的核心釋出場所，論文和產品演示具有較高時效性。
標準化組織：IEEE 802.3 乙太網路工作組官網、OIF 官網可查閱最新的電介面標準文件，是技術引數的第一手來源。
超大規模雲端商技術分享：OCP（開放計算專案）峰會上 Meta、微軟、Google公開的網路架構白皮書和硬體規範，它們會揭露下一代機架互連的設計選擇和長度分佈。
元器件與線纜廠商的產品手冊：Amphenol、TE、Molex、Credo 官網的產品規格書（Datasheet）是驗證具體引數（損耗預算、功耗、溫度範圍）的直接依據。

一句話總結

AEC 是在銅纜的物理極限與光纜的成本鴻溝之間找到的精準平衡點。在 AI 訓練所驅動的機架內短距高頻寬連線浪潮中，它不是過渡方案，而是一個擁有清晰物理邏輯和持續晶片進化空間的獨立賽道，本質是用訊號處理的算力換銅纜的傳輸距離。