板級電源
板級電源：為AI算力注入澎湃動能的“心臟”
——技術演進、產業鏈格局與投資前景深度剖析
第一部分：核心定義與技術定位——算力物理實現的“最後一棒”
1.1 定義與邊界：晶片旁的“貼身供電專家”
在人工智慧（AI）伺服器的複雜電氣架構中，板級電源（Board-level Power）扮演著一個高度專業化且不可替代的角色。它不是泛指機櫃內部從AC-DC轉換到電池備援的全部電源裝置，而是精準特指部署於AI伺服器主機板、OAM（加速器模組）或Mezzanine子卡之上，負責執行最終一級電壓轉換任務的精密供電系統。這個系統的物理位置極為考究——它必須緊貼功耗巨大的負載晶片（如GPU、CPU、ASIC等），通過極短的PCB走線與之連線，以最小化傳輸阻抗。其核心任務，是如同一位技藝精湛的微型外科醫生，將系統輸入的12V或48V直流母線電壓，精確、高效、動態地轉化為大算力晶片核心、I/O介面及高頻寬記憶體（HBM）所需的1伏級別，甚至低於1伏的超低電壓，並同時供給高達數百乃至上千安培的驚人電流。
為了更形象地理解其定位，我們可以將AI伺服器的供電鏈路比作一個龐大的城市供水系統。遠端的資料中心不間斷電源（UPS）與市電，是遠方的源頭水庫；機櫃頂端的AC-DC整流器或48V電池系統，是城市的自來水總廠；伺服器內部的電源模組（PSU）和第一級匯流排轉換器（Bus Converter），則是進入社群的主供水管道。而板級電源，正是深入每一座摩天大樓（即每一顆AI晶片）內部、安裝在地下室的最關鍵的增壓泵站群。這個泵站群的效能，精確地決定了向大樓頂層（晶片內部數十億個高速開關的電晶體）輸送的水壓和流量，是否能在任何時刻——無論是寧靜的深夜還是繁忙的白晝——都保持絕對穩定和充沛。一旦壓力不穩，整個大樓的精密運作都將瞬間陷入癱瘓。
從技術範疇上明確，板級電源的討論邊界不包括機房級的UPS、配電櫃，也不包括伺服器內負責AC-DC轉換的電源模組或生成中間母線電壓的IBC（中間匯流排轉換器），儘管後者的效能是其可靠執行的前提。我們所關注的，是由多相數字PWM控制器、整合MOSFET與驅動的智慧功率級（SPS/DrMOS）、大電流、低損耗的電感器，以及龐大的多層陶瓷電容和電解電容網路，通過精心版面配置和佈線，組合而成的精密電子系統。這個系統是數字世界（控制邏輯）與模擬世界（高壓大電流能量流）交匯的前沿陣地，其設計的優劣，直接決定著AI伺服器算力能否被完整、穩定地釋放。
1.2 戰略價值重估：從“無源器件”到“系統性能決定者”
在傳統伺服器和個人電腦的生態中，電源管理晶片（Power Management IC, PMIC）及其周邊電路，通常被視為一種標準的、輔助性的“無源”元件。主機板廠商的設計重心集中在CPU、晶片組和記憶體上，電源方案多采用成熟的參考設計，扮演著默默無聞的“後勤保障”角色。然而，在AI時代，這一古老的認知正在被徹底顛覆。當AI晶片內部整合的電晶體數量達到千億級別，工作頻率飆升至GHz以上時，其計算效能的天花板，已不再單純由半導體工藝節點或架構設計所決定。供電質量——包括電壓精度、動態響應速度和功率密度——已經躍升為與計算架構同等重要的核心效能制約因素。
原因在於，AI晶片執行的是海量矩陣乘法運算，其負載具有極其陡峭的動態特徵。在納秒級的時間尺度上，電流需求可能從幾近為零的待機狀態，瞬間跳變至上千安培的滿負荷狀態。一個不穩定的、響應遲緩的供電系統，會像一個忽冷忽熱的孵化器，讓最優良的“矽基生命”（晶片）也無法正常“思考”。電壓的瞬間跌落（Vdroop）會導致邏輯電路時序違例，造成計算錯誤。長期的電壓紋波和過沖則會加速晶片老化，損害其可靠性。因此，板級電源的角色已發生了根本性的戰略躍遷——它不再是簡單的“供電者”，而是深度耦合於系統性能的 “驅動者”與“定義者”。它的效能直接劃定了一顆AI晶片能穩定執行的最大熱設計功耗（TDP），決定了千億引數大型模型訓練與推論任務中，瞬態負載變化的響應精度和計算不中斷的能力，甚至在物理上定義了一個算力單元的計算密度極限。可以說，沒有先進的板級電源技術作為先決條件，任何頂尖的AI晶片設計圖紙都只能是“紙上談兵”，無法變成可觸可及、高效執行的物理算力。這個從幕後走到臺前，從“無源器件”到 “系統性能決定者” 的角色轉變，是理解整個板級電源產業價值的核心與起點。
第二部分：產業背景與宏觀驅動——功率密度競賽下的必然選擇
2.1 AI算力競賽的物理本質：功率與熱密度的指數級增長
當前，全球AI產業正經歷一場前所未有的“算力軍備競賽”。從雲端巨頭到主權國家，對更強大AI模型的渴求永無止境。這場競賽的物理本質，是一場圍繞 “功率密度” 的殊死搏鬥。實現更強算力的最直接、最有效的路徑，並非僅僅是最佳化演算法，而是在單個加速卡上，通過Chiplet等先進封裝技術整合更多的計算核心與高頻寬記憶體（HBM），形成一顆功耗驚人的“晶圓級巨獸”。這直接導致了晶片總熱設計功耗（TDP）的急劇膨脹。
回顧NVIDIA旗艦級AI加速卡的演進軌跡，這一趨勢一目瞭然：2017年的V100，功耗為300W，彼時風冷散熱尚能從容應對；2020年的A100，功耗躍升至400W，標誌著系統功耗設計進入新階段；2022年的H100，功耗飆升至700W，液冷散熱開始成為主流標配；而2023年釋出的GH200超級晶片和即將大規模部署的B200，其單卡功耗已悍然突破1000W大關。業界普遍預測，2026至2027年間，下一代AI加速卡的功耗將輕鬆觸及1500W甚至2000W。這不僅是簡單的數字倍增，更是一次次物理極限的嚴峻挑戰。在面積不足一張A4紙的加速卡上，如此巨大的能量需要在極短的時間內被高效處理、轉換和傳輸，其功率密度已遠超傳統資料中心裡任何裝置，甚至可與核反應堆堆芯或火箭發動機噴射口的功率密度相提並論。這種指數級增長的功耗趨勢，構成了板級電源技術必須持續、甚至跳變式演進的根本驅動力。它迫使整個供電架構、拓撲和器件材料，必須從根本上進行一場革命。
2.2 核心物理矛盾：超低電壓與大電流的極限平衡藝術
這場功耗競賽的核心，並非單純的高電壓或高電流挑戰，而是一個針鋒相對的物理矛盾對立：一方面，為了在先進製程（如5nm、3nm乃至未來的2nm）下控制單位電晶體的功耗洩露並保證其開關速度，AI晶片的核心工作電壓（Vcore）正一路走低，從早先的1.0V左右，持續下探至0.8V、0.75V，甚至向0.6V逼近。另一方面，為了支撐起集成千億電晶體的龐大平行計算架構滿載運轉，晶片所需求的總電流卻飆升至了令人咋舌的水平。
我們可以做一個簡單的計算：以一顆功耗1000W、核心電壓0.8V的AI晶片為例，它滿負荷運作時所需的總電流將達到驚人的 1250A——相當於超過600臺普通家用微波爐同時工作所需的電流！這上千安培的電流必須在指甲蓋大小的矽片核心區域內被精確配給和汲取。這對 “超低電壓”與“超大電流”的矛盾，構成了板級電源工程師每日直面的根本性物理挑戰。根據焦耳定律（P=I²R），任何微小阻抗的存在，在大電流下都會被急劇放大為不可接受的功率損耗，並轉化為災難性的熱量。例如，從電源模組到晶片下方引腳之間，哪怕整條供電路徑的總體積電阻僅為0.1毫歐，在1250A的電流下，其自身就會產生超過 156W的純粹熱量損耗！這無異於在晶片旁邊又加了一個小火爐，不僅嚴重拉低系統效率，更給熱管理帶來毀滅性打擊。解決這一矛盾，要求電源設計在“儘可能貼近負載以降低線路阻抗”、“儘可能提升轉換效率以減少源端熱耗散”和“儘可能提高功率密度以在有限空間內扛起千安大旗”這三個技術方向上，同時逼近物理極限。這是一場在毫釐之間駕馭千鈞電力的極限平衡藝術，也是驅動板級電源技術架構不斷涅槃的永恆動力。
第三部分：技術演進深度剖析——從12V到48V，從分立到垂直耦合
3.1 歷史演進脈絡：從單相到多相，從12V到48V的必經之路
板級電源技術的發展史，就是一部不斷挑戰更高效率、更高功率密度的創新史。在早期，為CPU或GPU供電的多是簡單、單相的Buck轉換器（降壓轉換器）。隨著電流需求的增長，多相併聯技術應運而生。通過將PWM控制訊號錯相，讓多路功率級分時工作，如同划槳的槳手錯開划水節奏，既匯聚了各相輸出的電流總能力，又成倍降低了輸入和輸出端的電流紋波，極大地減輕了電容的負擔。這便是我們今天在幾乎所有計算板上看到的多相電源（VRD/EVRD, Voltage Regulator Down）的雛形。
然而，當終端電流需求突破了四五百安培後，傳統的 12V母線架構 開始顯露疲態。在12V系統下，要傳輸千瓦級別的功率，母線電流高達上百安培，PCB上的I²R損耗和傳輸壓降已經大到無法忽視。這催生了向 48V供電架構 的範式轉換。48V架構的優勢是根本性的：傳輸相同功率，電流需求僅為12V架構的四分之一，線路損耗則劇降至十六分之一。這一架構最早在通訊基站和資料中心交換器領域獲得推廣，而後被Google等超大規模雲端廠商採納，並最終由英特爾的Open Rack V3標準推向全行業，成為AI伺服器的必選項。從12V到48V，不僅僅是電壓數值的4倍變化，它代表了資料中心配電架構從“低電壓大電流長距離傳輸”的低效模式，向“較高電壓小電流傳輸，非常貼近負載進行降壓”的高效模式的必然進化。
3.2 當前主流架構（Vicor/MPS方案）：12V轉0.8V千安與48V轉1V兩級跳
面對當前700W-1000W級別的AI加速卡，業界演化出了兩大主流供電架構。
其一，是在NVIDIA H100/200等主流加速卡上採用的 12V輸入直轉方案。這並非歷史的倒退，而是因為48V基礎設施尚未完全普及下最務實的折中。其架構通常採用多顆支援超大電流的多相控制器，並聯12到16相，甚至20相以上的智慧功率級（SPS），直接從12V母線降壓至核心所需的0.8V左右。MPS（芯源半導體）、英飛凌、安森美等是這一方案的核心推手，其優勢在於方案成熟、生態豐富、元件易獲得。但其固有挑戰是，隨著功率向1500W及以上邁進，12V母線上的電流將超過125A，對主機板銅箔厚度的要求和聯結器的載流能力都提出了極高挑戰，功率提升空間日漸狹窄。
其二，是由Vicor力推並已在新一代AI晶片參考設計中廣泛採用的 48V轉1V兩級式架構。此架構體現了真正的前瞻性。首先，在靠近48V匯流排輸入處，採用一顆小型化的固定比率匯流排轉換器模組，如Vicor的NBM或MCM系列，將48V高效地預降壓至一個未經精確調節的中間母線電壓（例如6V或12V）。這一步實現了高電壓低電流傳輸。緊接著，緊貼負載晶片部署大量的分比式電源架構（FPA）模組，由一顆VTM（電壓轉換模組，Voltage Transformation Module）或類似器件，以極高的效率（可達97%以上）和極高的功率密度，從該中間母線電壓直接、精確地變壓至CPU/GPU所需的1V級電壓。Vicor的正弦振幅轉換器（SAC）拓撲是實現這一功能的基石，它像一座高頻“電力變壓器”，將電流倍增而電壓驟降，提供了無與倫比的瞬態響應速度（頻寬可達MHz級）和功率密度。這種 “兩級跳”模式，完美解決了48V到超低電壓的鴻溝，代表了未來1000W以上AI晶片供電的主流方向。
3.3 前沿架構探索：晶片級垂直供電（VPD）與矽電容的顛覆性整合
當算力卡功耗衝上1500W乃至2000W，電流需求超過2000A時，即便是目前最激進的兩級式板級方案也將觸及效能極限。最後的戰場將轉移至封裝內部，垂直供電（Vertical Power Delivery, VPD） 技術應運而生。傳統供電模式，無論是12V直轉還是48V兩級跳，在物理上都屬於“橫向供電”（Lateral Power Delivery）——即電源模組仍然放置在計算晶片的周邊，電流通過基板或PCB從水平側向流向晶片核心。這仍然存在可觀的傳輸路徑和阻抗。VPD方案則徹底顛覆了這一模式。
VPD的核心思想，是將電源管理單元（特別是末級的VTM模組）直接垂直堆疊在計算晶片的背面或下方，通過矽通孔（TSV）或銅柱直接穿透基板，將電力“向上”注入晶片核心。這實現了物理意義上的零距離供電，將供電迴路電感（Power Loop Inductance）壓縮到了極致的幾皮亨級別。實現VPD的關鍵元器件是 矽電容（Silicon Capacitor） 和嵌入封裝的超微型電感。村田、三星電機、TDK等正在開發的超薄、高密度矽電容，可被埋入封裝基板中，直接在負載點提供最快的去耦能力，以應對GHz級別的動態負載。電感器則可能通過厚銅工藝直接製作在基板內部或集成於電源晶片上。目前，英特爾在其EMIB和Foveros先進封裝路線圖中已清晰規劃了VPD，台積電的3D Fabric平台也為VPD提供了整合基礎。儘管VPD仍面臨散熱、應力、可製造性和成本等巨大挑戰，但它代表著板級電源思想的終點——供電系統最終將與計算晶片在物理和功能上融為一體，成為一顆“自供電晶片”，這是算力物理實現的終極形態。
第四部分：核心技術拆解——通往1000W+ AI晶片的四大技術支柱
4.1 拓撲架構革新：多相交錯並聯與分比式電源（FPA）的優劣博弈
面對AI晶片的極端供電需求，電源拓撲的選擇是架構設計的靈魂。當前，多相交錯並聯（Multi-Phase Interleaving） 與 分比式電源架構（Factorized Power Architecture, FPA） 兩大流派展開了激烈的技術博弈。
多相架構的核心理念是“分而治之”。它將一個龐大的電流任務，分解給多路並聯執行的相同功率級。控制器以精確的相位差（如16相則每相錯開22.5度）驅動它們開關，使得各路電感電流的紋波在輸入/輸出電容處得以錯峰抵消，等效為總紋波頻率倍增而幅度大減。這種架構的優勢在於：設計靈活，可彈性擴充套件相數以適配不同電流需求；元件標準化程度高，成本相對可控；冗餘性好，單相故障通常不影響系統執行。但其固有劣勢在於，當相數增加到過多（如20相以上）時，佔板面積、控制器複雜度、均流（Current Sharing）難度以及驅動訊號完整性問題急劇上升，邊際效益遞減。
FPA架構，以Vicor的方案為代表，其理念則是“分而治之”的另一種體現。它將電源轉換功能徹底分解為兩個獨立的物理單元：前端是一個執行電壓調整（Regulation）的模組，例如PRM（Pre-Regulator Module）；後端則是一個執行電壓轉換和電流倍增的隔離/非隔離固定比率模組，如VTM。VTM不進行PWM脈寬調變，而是像高頻“直流變壓器”一樣，將輸入電壓和電流以固定K因子轉換為負載所需，其效率極高（可達97-99%），而控制環路則由前端的PRM完成。這種解耦帶來的巨大好處是：VTM可以無限靠近負載，體積小、瞬態響應極快；系統設計得以最佳化，功率密度可以做到傳統方案的數倍。其面臨的挑戰在於，VTM的高頻變壓器內部是串聯諧振拓撲，其固定變位元性決定了對輸入電壓範圍有嚴格限制，且方案高度依賴單一廠商生態。工程師需在“可靠成熟、易於採購的多相方案”與“代表未來極限密度、但生態相對封閉的FPA方案”之間做出權衡，這場博弈將在未來多年持續。
4.2 控制策略進化：從模擬到全數字，高頻寬瞬態響應與AI演算法賦能
控制策略是電源系統的“大腦”，它決定了系統如何感知負載變化並作出反應。傳統模擬控制器依賴固定的補償網路和有限的頻寬，在現代AI晶片劇烈的瞬態負載面前力不從心。進化是必然的。
全數字控制（Digital Control） 已成為高階AI供電的絕對主流。數字控制器通過高速ADC持續取樣輸出電壓和電流，在DSP或MCU核心中運行復雜的控制演算法，最後以高解析度DPWM訊號驅動功率級。其核心優勢在於可程式設計性和自適應性：它可以根據負載電流大小，自動切換不同的工作模式（如過載下的連續導通模式CCM，輕載下的二極體模擬模式DCM），實現全範圍高效率；它可以精確配置非線性瞬態響應策略（如動態電壓頻率調整DVFS的快速響應），在檢測到電壓跌落時瞬間開啟所有相位以最大電流“火力全開”。更重要的是，數字控制帶來了前所未有的診斷與預測能力。通過精準測量輸入/輸出功率、各相電流、溫度等引數，系統能夠實現精確的功率監測，為資料中心能效最佳化提供資料。
更進一步，AI/機器學習演算法正在賦能控制策略。傳統的PID補償是線性的，面對引數時變、非線性的功率電路和複雜多變的負載場景（如AI推論的不規則稀疏性），PID往往只能在穩定性和動態響應之間做折衷。現在，工程師開始線上下用強化學習或遺傳演算法訓練一個神經網路，使其找到特定硬體平台的最優補償引數，然後將最佳化後的引數固化到數字控制器中，這種“離線訓練、線上應用”的模式已顯著提升了效能。真正的革命在於線上自適應控制——讓控制器內的AI引擎即時監測系統的波特圖變化，自動尋優並調整補償引數，以應對器件老化、溫度漂移以及負載特性的急劇變化。這相當於為電源系統裝上了一顆能夠自我學習、自我進化的“駕駛腦”，讓其在全生命週期內始終執行在最優工作點。中國的希荻微、傑華特、芯朋微等公司正致力於將這些先進的數字與AI控制技術整合到新一代控制器中。
4.3 關鍵功率器件升級：從功率MOSFET到DrMOS，再到智慧功率級（SPS）的整合之路
功率級是電源系統的“肌肉”，直接承載著大電流的開關任務。其演進史就是一部從分立到整合的教科書式歷程。最早，設計需要獨立選用開關管MOSFET和獨立的柵極驅動器。這種分立方案佔用面積大、寄生電感高、設計除錯複雜。
為解決此痛點，DrMOS（Driver + MOSFET） 模組誕生了。它將上管、下管MOSFET與驅動器共同封裝在一個標準尺寸的QFN封裝內，通過低寄生電感的內部連線，極大提升了開關速度，降低了振鈴和損耗。在20世紀10年代，DrMOS成為多相電源的標準組件。但DrMOS仍不完整，缺乏電流和溫度監測。
進化的下一站是 智慧功率級（Smart Power Stage, SPS） 。SPS在DrMOS的基礎上，集成了高精度的電流取樣和溫度監測功能，並通過數字匯流排（如SVID, PMBus, AVSBus）與主控制器雙向通訊。這意味著每一相的電流、溫度、故障狀態都可以被即時、精確地讀取。SPS是通往全面自適應數字電源架構的關鍵，它讓控制器擁有了遍佈全身的“神經末梢”，能精確感知每相的工作狀態，實現主動均流、熱相平衡管理（讓部分相位輪換休息以降低熱點）和預測性故障報警。目前，MPS、英飛凌、AOS、威世半導體是全球SPS市場的主導者，提供覆蓋數十安培到超百安培的完整產品組合。整合的下一步是將數字控制邏輯與多相SPS通過先進的3D封裝或基板整合做成一個系統級封裝（SiP）模組，這正成為板級電源的終極形態。
4.4 無源器件與封裝革命：超低損耗電感、高頻磁材與埋嵌式PCB技術
沒有先進無源器件的配套，再好的晶片和控制器也如同猛虎困於籠中。電感和電容是電源轉換的能量儲存和中轉載體，其效能直接關乎效率和紋波。
電感器的痛點在於，其核心能量儲存器和損耗源。AI電源對電感提出了近乎苛刻的要求：在大電流下保持高感值以降低紋波，同時具有極低的直流電阻（DCR）以降低導通損耗，還要有足夠高的飽和電流以防在大瞬態電流下感值暴跌導致系統崩潰。為此，業內正快速從傳統鐵氧體磁珠轉向積分磁材一體成型式電感（Molded Power Inductor）。新材料，如低損耗羰基鐵粉，被用來製造能夠在MHz級開關頻率下保持低交流（渦流）損耗的電感。村田、TDK、勝美達以及中國的順絡電子、麥捷科技正為此展開激烈競逐，其產品創新直接決定了單相電流的上限。
電容器方面，超大電流帶來的輸入輸出電壓紋波，要求數量龐大的多層陶瓷電容（MLCC）陣列。近期的革命性技術是 埋嵌式電容技術，即將超薄的電容內埋於PCB板層內部。它直接緊貼晶片下方的電源引腳，極大地消除了封裝和過孔引入的寄生電感（ESL），為負載提供最快、最乾淨的去耦。村田的ME系列是此技術的代表。更前沿的發展是前文提到，能夠與晶片3D整合的矽電容，一舉將去耦能力提升到千兆赫茲級別。
第五部分：產業鏈版圖與競爭格局全景圖
5.1 全球巨頭生態位：TI/Analog Devices的戰略守成，MPS/Vicor/Renesas的激進創新
全球板級電源晶片市場是一個技術壁壘極高的“隱形冠軍”競技場，形成了“一超多強”的複雜格局。
德州儀器（TI）和Analog Devices（ADI，通過併購凌力爾特和美信）是領域的“老錢”，憑藉其數十年積累的成千上萬種通用PMIC料號和堅不可摧的客戶關係，佔據市場的半壁江山。它們的戰略是 “守成” ，依靠其無可匹敵的產品組合廣度、全棧自研的製造產能（TI尤其如此）和成熟的軟體工具生態，通過在AI伺服器上交叉銷售其資料轉換器、介面晶片和感測器，來構築系統級壁壘。但它們往往對全新的、顛覆性的架構持審慎跟進策略。
而 “激進創新者” 正在搶奪AI供電這一高價值增量市場的制高點。芯源半導體（MPS）憑藉其獨家的BCD Plus工藝製造的超小型、超低功耗SPS和數字控制器組合，直切NVIDIA等GPU巨頭合作伙伴體系，已成為AI板級多相電源的無冕之王。Vicor則憑藉其獨家專利的SAC拓撲和分比式電源架構，在48V兩級轉換這一前沿賽道上領跑，成為定義新架構標準的“話事人”。瑞薩電子（Renesas）在收購英特矽爾（Intersil）後，獲得了強大的數字多相控制器技術，並快速補齊了DrMOS/SPS產品線，憑藉其完整的MCU/MPU+電源方案，也在奮力追趕。英飛凌則憑藉其多年積累的功率半導體王者地位，提供從冷源MOSFET到高電流SPS的完整方案，在工業、汽車和AI伺服器領域三線作戰。
5.2 中國軍團崛起：南芯、矽力傑、傑華特等的單點突破與生態劣勢
在巨頭的夾縫中，中國本土的電源管理晶片企業正以令人矚目的速度發起衝鋒，上演一場“單點突破”的突圍戰。
南芯科技（Southchip）憑藉在電荷泵快充領域積累的高效率高壓轉換技術，迅速切入電荷泵、DCDC控制器等市場，其電荷泵在手機市場取得全球領先份額後，正向伺服器等高階市場延伸。矽力傑（Silergy）是中國少數能夠在多相電源領域提供較為完整控制器+SPS解決方案的公司，其產品已有在伺服器和PC顯示卡上規模應用的例項，是中國突破該領域“卡脖子”現狀的最大希望之一。傑華特（Joulwatt）則在數字電源控制器、DrMOS和整合電感的電源模組方面建置了完整技術平台，主打定位中高階的通訊和伺服器市場。
然而，必須清醒地看到，中國軍團目前整體仍處於 “生態劣勢”。這種劣勢不單體現在某項效能引數的落後，更體現在難以獲取整個參考設計生態的信任。在AI伺服器這個對可靠性要求達到極致的領域，下游客戶極度信賴由NVIDIA或英特爾提供的、歷經千錘百煉的電源參考設計（Reference Design）。而這些參考設計中，控制器和核心SPS的物料清單（BOM）幾乎被MPS、英飛凌等少數巨頭“鎖定”。中國晶片企業面臨著一個“先有雞還是先有蛋”的困境：沒有大規模量產驗證的業績，就進不了參考設計；不進參考設計，就永遠沒有大規模量產驗證的機會。破局之道，在於抓住伺服器電源由12V向48V轉換、由傳統方案向VPD等新架構變革的視窗期，與國內頭部雲端服務商（阿里、騰訊、華為等）的定製伺服器團隊深度合作，在非GPU的CPU供電或國產替代GPU訓練卡等相對開放的戰場上，首先實現“從0到1”的落地，再尋求複製和超越。
5.3 產業鏈全景圖（上游至下游）：從材料到算力
整條板級電源產業鏈，自下而上由以下關鍵環節構成：
-
最上游：關鍵材料與EDA工具。
- 半導體材料： 矽片、用於製造BCD工藝的專用材料。
- 磁性材料： 生產一體成型電感的羰基鐵粉、鐵矽鋁等磁粉，主要由日本和德國企業掌控。
- 電容材料： 用於MLCC的鈦酸鋇陶瓷粉體，村田等日系廠商有極高壁壘。
- EDA軟體： 用於模擬和電源晶片設計的Cadence、Synopsys、Mentor等工具，以及電源系統級模擬工具。
-
中游核心：晶片設計與製造。
- Fabless設計公司： 這是MPS、Vicor、南芯、傑華特等的主體。它們採取IC設計+委託代工模式，核心競爭力在於電路拓撲創新、高精度模擬IP和數字控制演算法。
- IDM廠商： TI、ADI、英飛凌。它們擁有自有的晶圓廠，特別是擁有特色的BCD工藝產線，這是它們實現高效能模擬晶片的絕對競爭壁壘。
- 晶圓代工（Foundry）： 台積電、世界先進（VIS）、東部高科（DB HiTek）是BCD工藝的主要代工力量，中國大陸的華虹宏力也是全球領先的功率模擬代工廠。
-
中游配套：功率模組與無源器件。
- 電感/電容製造商： TDK、村田、順絡電子、麥捷科技等，構成所有方案的基石。
- 封裝與模組廠： 進行SPS、VTM等模組的先進封裝，或進行整合CPU/GPU電源的整體SiP封裝企業。
-
下游：系統整合與終端應用。
- ODM/OEM伺服器廠商： 工業富聯、廣達、緯創、Supermicro等，他們基於NVIDIA、英特爾的參考設計，完成伺服器的整機設計、生產與測試。
- 終端算力使用者： 雲端服務提供商（AWS、微軟Azure、GoogleGCP、阿里雲端等）和大型AI模型公司，它們是算力卡的最終消費者，其效能和功耗需求直接定義了對板級電源的終極要求。
第六部分：投資邏輯深度推演——尋找賽道“賣水人”中的先知
6.1 市場規模與增長引擎預測（至2028年）
板級電源作為AI算力硬體的核心“耗材”與價值“倍增器”，其市場正迎來量價齊升的黃金增長期。根據多家第三方研究機構及我們的模型測算，全球AI伺服器專用的板級電源管理晶片及模組市場（僅包含控制器、SPS及高度整合的電源模組）在2023年已達到約15億美元的市場規模。隨著AI伺服器出貨量的持續飆升，以及單卡功耗攀升帶動單機價值量（ASP）成倍增長，這一市場預計將以超過35%的年均複合增長率（CAGR）高速擴張。到2028年，該細分市場有望成長為 70億至80億美元 的藍海市場。
增長引擎主要來自三個疊加因素：
- 量的增長： AI伺服器出貨量的確定性增長；
- 價的倍增： 單卡電源方案價值從H100時代的20-30美元，急劇攀升至B200時代的80-120美元或更高；
- 架構的滲透： 高價值量比重的48V兩級架構和VPD方案的普及，將進一步提升高階電源產品的佔比。
6.2 核心投資邏輯：“三擊”的戴維斯雙擊
我們對板級電源賽道的投資邏輯，可以總結為“三擊”：
- 第一擊——市場總量的擊打（Beta）： 投資此賽道，就是投資AI算力資本支出的確定性和持續性。只要AI不再被證偽，對更先進GPU和ASIC的採購就永不停歇，對板級電源的需求便如影隨形，這是一種高確定性的總量增長。
- 第二擊——價值量倍增的擊打（ASP增長）： 隨著單卡功耗超越1000W，傳統供電方案失效，必須採用基於48V、FPA架構和SPS模組的更先進、更昂貴方案。這不僅使得電源在整塊卡BOM（物料清單）中的成本佔比從1-2%提升至5%甚至更高，更意味著行業龍頭可以通過技術和產品迭代獲得更高毛利率。
- 第三擊——國產化率提升的擊打（Alpha）： 這專門針對中國本土供應鏈。當前，在AI伺服器核心板級電源領域，國產化率極低（估計不足5%）。在科技供應鏈安全成為國家級戰略的背景下，網際網路巨頭與伺服器OEM廠商都有著強烈的動力尋找並扶持“第二貨源”。這是一個從0到1，再從1到N的巨大滲透率提升空間的Alpha機會。
6.3 投資路線圖與風險提示
投資主航道：
- 已進入全球頂級GPU生態鏈的MPS等國際龍頭： 它們是行業的標準制定者和最大紅利攫取者，確定性最強。
- 掌握核心拓撲（如48V/FPA）並定義新架構的Vicor等創新者： 它們是未來的潛在顛覆者，具備極大的估值彈性。
- 最有希望首先實現“從0到1”突破的中國本土先鋒：
- 矽力傑： 多相電源技術版面配置最全面，有規模量產潛力。
- 南芯科技： 高壓DCDC技術底蘊深厚，正向伺服器市場拓展。
- 傑華特： 數字電源和DrMOS/SPS方案建置完整平台。
關鍵風險提示：
- 技術替代風險： AI晶片架構變革極快，若出現片上全整合電壓調節器（IVR）或顛覆性光學計算等，可能減少對板級分立電源的需求。
- 供應鏈安全風險： 高階BCD工藝和磁性材料目前仍是全球稀缺資源，地緣政治可能導致斷供風險。
- 價格競爭風險： 隨著競爭者湧入，可能出現價格戰，侵蝕行業獲利。
- 國產化落地不及預期風險： 中國公司產品在可靠性、一致性和供貨保障上，距進入國際一線Tier 1供應鏈仍有長路，可能存在“扶不上馬”的風險。
第七部分：核心公司深度價值剖析——國際與國內雙重視角
7.1 國際巨頭分析：MPS（深度繫結）與Vicor（架構定義）的護城河
-
MPS（Monolithic Power Systems）：AI多相電源的隱形冠軍。
- 護城河： MPS的護城河並非單一技術，而是“工藝-產品-生態”的飛輪。其自研的BCD Plus工藝，使其SPS產品能夠在極小的晶粒面積上實現超低RDS(on)和超快開關，這直接轉化為業內難以企及的功率密度。更關鍵的是，MPS與NVIDIA建立了深度戰略合作，其SPS和控制器已成為從H100到B200多代頂級GPU的參考設計首選。這種深度繫結的生態優勢，是競爭對手短時間內無法逾越的壁壘。其財務表現也充分佐證了這一點：通訊、儲存和計算業務已成為其最大增長極，毛利率常年維持在55%以上。
- 視角： MPS代表了“把一項技術做到極致，並深度融入巨頭生態”的勝利。
-
Vicor：用專利定義的巔峰，生態打造的孤島。
- 護城河： Vicor的護城河是其過去二十多年建置的、由數百項專利保護的SAC高頻正弦振幅轉換器拓撲技術帝國。其FPA架構所實現的功率密度、效率和瞬態響應，是傳統多相方案無法企及的物理極限。當競爭對手還在最佳化12V方案時，它已經定義了48V直轉1V的終極路徑，成為了技術標準的領跑者。
- 風險與視角： Vicor最大的優勢也是其最大的劣勢。其技術和產品的獨家性造成了客戶依賴的“單一路徑風險”，供貨週期和價格談判權完全掌握在自己手中，這令許多雲端巨頭又愛又恨。其商業模式高度依賴專利授權和單一模組產品，在生態建設上是一個“孤島”，抗週期波動能力相對較弱。Vicor的未來，取決於其能否在守住技術優勢的同時，成功將其打造成更開放的、多廠商供貨的行業標準。
7.2 中國之星分析：矽力傑（多相平台）與南芯（跨界突破）
-
矽力傑（Silergy）：中國最接近國際水平的多相電源平民英雄。
- 技術底蘊： 矽力傑是國內極少數擁有完整多相數字控制器和高電流SPS產品線的公司，並且實現了在PC顯示卡和通用伺服器主機板上的規模化量產出貨。這為其進軍AI伺服器市場提供了寶貴的量產資料和質量信任記錄。
- 戰略機會： 其最大的機會在於中美科技競爭下的國產替代視窗。一旦其產品能在某個國家級或網際網路龍頭招標專案中實現對AI GPU/NPU板卡的突破，其估值邏輯將發生根本性變化，從“通用模擬公司”躍遷為“高階算力核心晶片公司”。
-
南芯科技（Southchip）：從手機快充到伺服器“黑馬”的跨界者。
- 技術遷移： 南芯科技在手機電荷泵快充晶片領域已是全球領導者。該技術本質上是一種極高效率的4:2、2:1電荷泵電壓轉換，這與伺服器48V轉12V或12V轉6V的匯流排轉換器需求存在技術同源性。南芯切入伺服器市場的路徑，正是複用其精湛的高壓大電流轉換效率技術，向48V匯流排轉換器、高壓DCDC控制器進軍。
- 想像空間： 雖然從匯流排轉換器到板上核心VR還需跨越技術鴻溝，但南芯已經邁出了第一步。其跨界能力構成了獨特想像空間：一家將消費電子的極致效率與成本控制理念帶入伺服器市場的公司，可能帶來意想不到的突破。
第八部分：未來展望——2028年，定義下一世代算力的終極電源形態
8.1 終極形態：晶片-電源-散熱的一體化協同設計
展望未來五年，板級電源的演進方向已十分清晰：它將不再是一個獨立的、可以被獨立採購和設計的子系統，而是會與計算晶片、封裝基板、散熱系統進行深度的一體化協同設計（Co-design）。這就是我們提出的 “晶片-電源-散熱一體化”（Chip-Power-Cooling Trinity）概念。
在這個圖景中，電源工程師、晶片架構師和熱力學工程師將從晶片定義的早期階段便坐在一起。晶片的電源分配網路（PDN）、版圖設計，將與背面供電的電源模組陣列、穿透矽的3D佈線以及直接鍵合於背面的微流體液冷板被作為一個整體進行模擬和最佳化。電源的控制策略將即時與晶片的動態電源管理（DVFS）通訊，並結合電晶體級的熱感測器資料，實現算力任務、供電分配與散熱能力的聯合最優排程。系統將不再是簡單地將電能傳送給晶片，而是智慧地管理“能量-資訊-熱量”這一複雜的流。供應商提供的不再是晶片和模組，而將是集成了計算芯粒、電源芯粒、I/O芯粒和以共享矽基板或銅互連為載體的“系統級晶圓”（System on Wafer）。能夠掌握跨領域協同設計能力並能提供這種系統級方案的IDM或Fabless巨頭，將壟斷下一代算力硬體的定義權。
8.2 材料革新：氮化鎵（GaN）與碳化矽（SiC）的潛在顛覆性
目前，板級電源99%基於矽基MOSFET。然而，矽的物理極限正在逼近。寬禁帶半導體——氮化鎵（GaN）和碳化矽（SiC）——具有徹底改寫遊戲規則的潛力。GaN和SiC具有更高的臨界電場和電子遷移率，能夠製造出導通電阻遠低於矽、開關速度遠快於矽的功率器件。這意味著下一代SPS模組可以工作於MHz乃至數十MHz的開關頻率，這將導致無源器件（主要是電感和電容）的體積出現數量級的縮減，從根本上解決“空間”這個終極瓶頸。
當前，GaN/SiC在板級電源應用的主要障礙是成本、可靠性和在低壓大電流場景下的技術成熟度。然而，隨著英飛凌、納微半導體、EPC等行業領袖的努力，以及中國在GaN產業鏈上的大規模投資，我們預判，到2028年左右，GaN將首先在48V匯流排轉換器和次級VTM模組中實現商業化突破。一旦GaN器件成本降至與矽器件可比擬的臨界點，它將引發一場板級電源的“材料革命”，徹底重塑功率密度的天花板。
8.3 願景：融入“算力網路”的自感知、自愈型智慧電源網路
最終的宏大願景，是板級電源從被動的執行單元，進化為融入“算力網路”的、具備自感知和自愈能力的智慧能量節點。未來，一個數據中心內的數以萬計的電源模組，都將通過高速內網（如CXL、OCP管理網路）連線成一個龐大的 “供電網路”。這個網路中的每一個節點都能即時上報自身健康狀態、效率和剩餘壽命。
基於這些海量資料，一個雲端原生的AI運維大腦將進行全域性最佳化：它可以預判某一臺伺服器電源的故障，並提前將該負載的算力任務熱遷移至其他節點，實現無感切換；它可以即時感知不同伺服器的計算負載與供電效率，動態調整能耗分配，實現整個資料中心的能效最優（TCO最低）；甚至可以在電網供電緊張時段，毫秒級地統一排程所有伺服器的計算與充電策略，讓龐大的資料中心作為一個“虛擬電廠”參與電網的需求響應。屆時，板級電源將不僅僅是算力的“心臟”，它更將成為算力生命體的“神經系統”和“免疫系統”，實現從“器件”到“系統智慧”的終極價值躍遷。
（報告完）