# 覆銅板（CCL）產業
1. 研究引言：定義、價值與戰略地位
覆銅板（Copper Clad Laminate，CCL）是將電子級玻璃纖維布、紙基或其它增強材料浸漬以樹脂膠液，經烘乾製成粘結片（Prepreg），再在一面或兩面覆蓋銅箔，通過加熱加壓使樹脂固化而形成的板狀複合材料。作為印製電路板（PCB）的核心基材，CCL承擔著導電、絕緣、支撐三大基礎功能，其效能直接決定了終端電子產品的訊號完整性、熱管理能力、機械可靠性乃至整個系統的生命週期。若將電子產業比作一座宏大的數字城市，那麼CCL就是這座城市最底層的地基與管網系統：它不可見卻無處不在，默默承載著從消費電子到航天軍工的一切電流與訊號。
本報告從產業鏈全景出發，深度解析CCL的材料體系、關鍵電效能引數、製造工藝、高頻高速化演進路徑、先進封裝載板應用、全球競爭格局以及未來技術趨勢。我們不僅回答“覆銅板是什麼”，更要揭示在人工智慧、5G/6G、自動駕駛和高效能運算驅動的指數級資料洪流下，這一看似傳統的材料如何經歷從配方到結構的革命性重塑，成為制約國家電子工業競爭力的戰略性基礎材料。
從市場體量觀察，根據Prismark的統計，2023年全球PCB總產值約780億美元，對應的CCL市場規模約為240億美元，且其產值佔PCB總產值的比例常年穩定在30%以上。CCL不僅是電子產業的晴雨表，更因其高定製化、技術壁壘深厚及認證週期漫長，呈現出強者恆強的寡頭格局。對於下游PCB製造商而言，CCL的選型往往決定了其工藝視窗與產品競爭力的上限；對於終端品牌，大型伺服器主機板或高階智慧手機中CCL的BOM佔比可能不足元件總成本的5%，卻直接關係整機效能是否能通過嚴苛的合規與可靠性認證。這種典型的“低成本、高槓杆”材料特性，使得CCL行業的技術演進始終與半導體封裝和通訊協議的代際更迭深度耦合。
2. 產業鏈全景：上承大宗原料，下啟電子系統
CCL處於電子材料產業鏈的中游咽喉位置，其價值鏈呈現典型的兩頭受壓與兩頭延伸特徵。上游主要原材料包括：銅箔（電解銅箔與壓延銅箔）、玻纖布（及紙基等增強材料）、合成樹脂（環氧、酚醛、BT、聚苯醚、聚四氟乙烯、碳氫樹脂等）以及各類功能性填料、阻燃劑、固化劑。下游直接客戶為PCB製造商，經由PCB板級整合後，最終服務於通訊裝置、伺服器/資料中心、消費電子、汽車電子、工業控制、醫療及軍事等多元終端領域。
銅箔是CCL中承擔導電功能的關鍵組分之一，也是最主要的成本項。一般而言，銅箔成本佔CCL原材料總成本的40%-60%。銅箔的厚度、抗拉強度、延伸率、表面粗糙度（Rz）以及表面鈍化處理工藝，均會對CCL後續的蝕刻精度、特性阻抗控制、導體損耗及耐熱老化效能產生深遠影響。當前行業已發展出從標準電解銅箔（STD）、反轉銅箔（RTF）到超低輪廓（HVLP）、極低輪廓（SVLP）乃至無輪廓銅箔的完整產品序列，以適應28 Gbps至224 Gbps不同速率等級的訊號完整性需求。銅箔產業本身具有高度資本密集特徵，其品質受陰極鈦輥表面狀態、電解液配方及新增劑體系的精細調控，全球高質量電子銅箔產能長期集中於少數頭部企業手中，這構成了CCL行業的第一個供給側約束。
玻纖布作為增強骨架，賦予CCL所需的剛性、尺寸穩定性及低熱膨脹係數（CTE）。電子級玻纖布主要由E-glass（無鹼玻璃）拉絲、捻紗、織布及後處理而成。對於傳統FR-4板材，普通E-glass布即可滿足要求；但在超高速數位電路中，傳統玻纖布經緯交織形成的週期性樹脂富集區與玻纖束區會引發區域性介電常數（Dk）波動，即著名的“玻纖效應”。為此，業界引入了NE-glass（低介電常數玻璃）、Q-glass（石英玻璃）以及扁平玻纖布、開纖布等技術，通過降低玻纖束寬度、增加分散均勻性，將Dk波動的空間週期壓縮至亞毫米級以下，以避開高速訊號敏感頻段的諧振峰。玻纖布越薄（如106、1037、1027等規格），對織造工藝均勻性要求越高，其單價比常規2116、7628等厚布高出數倍，這在高多層板壓閤中是顯著的成本增量。
樹脂體系則決定了CCL的介電損耗（Df）、玻璃化轉變溫度（Tg）、耐熱分層時間（T260/T288）、吸溼率及阻燃性。環氧樹脂因其優異的粘結性、耐化學性及成本均衡性，長期佔據消費電子與通用計算機領域的主力地位。然而，標準的雙氰胺固化環氧體系Df值通常在0.020以上（@1 GHz），已無力應對56 Gbps及以上的通道損耗預算。行業由此衍生出低損耗乃至極低損耗樹脂：改性環氧（MEG）、聚苯醚（PPE/APPE）、碳氫樹脂、雙馬來醯亞胺三嗪（BT）及聚四氟乙烯（PTFE）等。這些樹脂體系通過降低極性基團密度、增大自由體積、引入低極性填料（如二氧化矽、中空玻璃微球）等手段，將Df逐級拉低至0.010、0.005乃至0.002以下，同時保證板材在無鉛迴流焊溫度（260°C以上）下的結構完整性。配方中填料填充比例可高達50%-70%，不僅降低CTE以匹配晶片，更可進一步壓低Dk並改善導熱性及耐燃性。
CCL產業價值鏈的另一個顯著特點是重度垂直整合與高度專業化分工並存。以日本松下電工、三菱瓦斯化學、日立化成（現昭和電工材料）為代表的綜合化學材料巨頭，長期在樹脂合成、玻纖布處理及電化學銅箔等領域積澱深厚，能夠根據晶片方案商的早期訊號模擬結果進行定製化配方開發，其產品往往在某個速率節點形成事實上的行業標配（如松下的M6/M7系列對應25-56 Gbps/112 Gbps）。與此同時，中國臺灣的聯茂、臺光電、南亞塑膠等廠商依託下游全球最大的PCB製造叢集，通過快速迭代工藝、壓縮交貨週期以及提供極具競爭力的價效比，在中端高速板及HDI板領域佔據重要份額。中國大陸的生益科技、華正新材、南亞新材等近年來奮起直追，在部分高頻、高速及汽車電子用CCL上實現量產突破，並形成從樹脂改性、玻纖布處理到銅箔選型的全流程自主開發能力，逐步融入全球高階供應鏈。
3. 宏觀分類體系：從紙質基板到IC載板的效能階梯
按照增強材料、樹脂型別、阻燃等級及應用領域，CCL形成了清晰的效能與價格金字塔。理解這一分類體系是分析行業競爭格局與技術趨勢的基礎。
紙質基板（FR-1/FR-2/XPC） 是金字塔的基座，採用紙浸漬酚醛或改性環氧樹脂，單面覆銅，阻燃等級符合UL 94 V-0要求。其優勢在於成本極低、衝孔加工性好，普遍用於電視機遙控器、計算器、低端小家電、玩具等單層板場景，工作頻率通常侷限於幾十MHz以下。此類產品的技術壁壘低，產能過剩，獲利微薄，屬於典型的成本競爭紅海。
玻纖布基環氧板（FR-4） 構成了金字塔最龐大的中層部分。以電子級無鹼玻纖布為增強材料，雙氰胺或酚醛固化環氧為基體，FR-4具有均衡的力學、電氣、耐熱和阻燃效能，是目前最廣泛使用的CCL型別，覆蓋電腦主機板、顯示卡、通訊基站基帶板、伺服器主機板、消費電子主機板等。FR-4本身並非單一規格，其Tg值從130°C（普通Tg）到150°C（中Tg）再到170°C-180°C（高Tg）梯度分佈，以滿足不同組裝工藝的耐熱需求。同時，隨著無鉛焊接的普及，高Tg、高耐熱裂解時間（Td）的FR-4已成為所有中高階PCB的基準配置。即便如此，普通FR-4的Df通常在0.020-0.025之間，僅能勉強支援PCIe 3.0/4.0及以下的64 Gbps以下總頻寬系統，無法覆蓋高速數字通訊的要求。
複合基板（CEM-1/CEM-3） 介於紙基板和玻纖布基板之間，面層採用玻纖布，芯層為紙或玻纖氈，配合環氧樹脂。CEM-3的機械強度、耐熱性和尺寸穩定性優於紙基板但低於FR-4，而成本優勢明顯，大量用於LED照明、電源介面卡、汽車儀表等對可靠性有一定要求但不苛刻的中端領域。
高效能基板 則是金字塔頂端的明珠，對應著5G基站、AI訓練伺服器、毫米波雷達、高速交換背板及先進IC載板等尖端應用。這一層級又可進一步細分為：
- 高速數字基板：核心追求是極低的Df和高度均勻的Dk，以降低介質損耗、保證差分對間超低斜延遲（skew）。代表性樹脂體系包括低損耗環氧（Df約0.010-0.015）、PPE/APPE（Df約0.005-0.008）、碳氫樹脂/PTFE（Df<0.003）。NEMA等級中，這類材料常對應於FR-4的效能增強版或非FR-4的專有牌號，如松下Megtron系列、I-Tera、三菱GHPL系列、Isola的Tachyon等。
- 射頻/微波高頻基板：聚焦於低而穩定的Dk（通常要求公差±0.05甚至±0.02）和極低的Df，同時介電常數隨溫度和頻率的變化率須極小。PTFE+陶瓷填料體系憑藉Dk 2.1-10的寬泛可調性及卓越的溫度穩定性，長期壟斷航空航天、衛星通訊及軍用雷達領域；而碳氫樹脂+陶瓷填料則以其類PTFE的低損特性與剛性PCB相相容的加工性，成為汽車毫米波雷達（77 GHz）和5G毫米波基站（28/39 GHz）的首選。
- 高耐熱/高可靠性基板：主要用於汽車引擎艙、大功率逆變器以及半導體封裝載板等高溫、高溼、高電壓應用場景。此類CCL通常採用多官能團環氧、BT樹脂、聚醯亞胺（PI）等，Tg可超過200°C，Td（5%分解溫度）超過350°C，且在高壓偏置下具有優異的抗電化學遷移（CAF）能力。
- IC載板用芯板：應用於倒裝晶片球柵陣列（FC-BGA）、扇出型封裝（FOWLP）等先進封裝的承載基板，厚度極薄（30-60 μm），對楊氏模量、CTE、平整度及層間粘結力要求嚴苛，以避免晶片與基板間的熱失配導致翹曲或焊點疲勞失效。所用樹脂常為BT樹脂、高耐熱環氧或改性聚醯亞胺，並填充大量無機填料以調整CTE逼近矽晶片（約3 ppm/°C），這代表著CCL在厚度、精度和應力控制上的最高工藝水平。
4. 高速數字訊號鏈路的物理本質：為什麼CCL是瓶頸
在23.8 Gbps的PCIe 4.0時代，傳統FR-4尚可勉力支撐；但當單通道速率躍升至56 Gbps（PCIe 5.0）、112 Gbps（PCIe 6.0）乃至224 Gbps時，鏈路插入損耗預算被急劇壓縮至-40 dB甚至-36 dB以內，CCL從一塊“惰性”的承載板一躍成為決定通道成敗的關鍵有源訊號元件。為了理解CCL電效能引數的極端重要性，我們必須先建立高速數字訊號鏈路損耗的物理影像。
對於長度為L的傳輸線，其總插入損耗（IL）可拆解為介質損耗α_d、導體損耗α_c、輻射損耗及洩漏損耗之和，在PCB板級尺度下，前兩者佔絕對主導。介質損耗源於交變電場下樹脂體系內偶極子旋轉和鬆弛所需的能量耗散，其單位長度衰減常數可近似為：
\alpha_d \propto f \cdot \sqrt{\varepsilon_r} \cdot \tan\delta其中f為頻率，ε_r為相對介電常數（Dk），tanδ為損耗角正切（Df）。公式揭示了三個關鍵資訊：第一，介質損耗與頻率呈線性關係，頻率加倍則介質損耗加倍；第二，Dk的平方根僅以溫和的斜率影響損耗，主要是通過改變傳輸線特性阻抗影響電場分佈；第三，Df是直接正比的損耗因子，且其本質是材料的本徵屬性，不隨線寬、長度變化，因此是電路設計時最需關注的材料指標。對於112 Gbps PAM-4訊號，其Nyquist頻率為28 GHz，在該頻點下，若採用普通FR-4（Df≈0.020），僅介質損耗即可能超過0.8 dB/inch，經過20英寸的總背板走線後，光介質損耗已達16 dB，再加上導體損耗、聯結器、過孔及晶片封裝損耗，總鏈路預算輕鬆突破40 dB，導致眼圖完全閉合。而如果將CCL升級為極低損耗材料（Df≈0.002），28 GHz下的介質損耗可銳減至0.08 dB/inch級別，為系統設計預留出寶貴的增益空間。
導體損耗α_c則源於趨膚效應與銅箔表面粗糙度。頻率升高時，電流趨向於在導體表面極薄的一層內流動，趨膚深度δ = √(ρ/(πfμ))，其中ρ為銅電阻率，μ為磁導率。當f=28 GHz時，銅的趨膚深度僅約0.4 μm，這意味著此時電流幾乎全部集中在銅箔與樹脂接觸面的幾個微米之內。如果銅箔粘合面具有較高的粗糙度（例如標準電解銅箔Rz可達8-12 μm），其表面形貌的起伏將迫使電流路徑延長、電流密度分佈不均勻，等效串聯電阻顯著增加，從而抬升導體損耗。工程上常以Hammerstad修正公式描述粗糙度對導體損耗的增強係數，粗糙度越低，導體損耗越接近理想光滑銅的理論下限。
導體損耗近似與√f成正比，但在10 GHz以上時，由於表面粗糙度的增強效應隨頻率遞增，實際測量出的導體損耗斜率往往介於f^0.6至f^0.7之間。因此，對於112 Gbps及以上的超高數率鏈路，單純降低介質損耗已經不夠，必須同步採用超低輪廓銅箔（HVLP/SVLP），使其光面Rz控制在1-3 μm，甚至通過特殊的壓合工藝讓銅箔的“處理面”面向樹脂，“光面”面向芯板以作訊號層，這是反轉銅箔（RTF）的主要設計思路。更進一步，近年開始研究“無輪廓銅箔”技術，即通過壓延或奈米晶體生長方法使粘合面達到亞微米級光滑度，以徹底消弭粗糙度帶來的損耗懲罰。
5. 介質損耗的精細化調控：從樹脂分子設計到填料的協同效應
低Df的實現是高分子物理、介面化學與加工流變學深度結合的產物。雖然從公式上看，只要降低tanδ即可降低損耗，但在工程實際中，每一項調整都牽動著一系列物理引數的連鎖變化：Dk、Tg、CTE、剝離強度、成型工藝性、鍍孔可靠性等。樹脂工程師必須在多維約束下尋找帕累托最優解。
降低Df的經典路線是減少樹脂基體內偶極子的密度和可運動性。普通環氧樹脂固化網路中，羥基（-OH）等強極性基團含量較高，使得體系的Df難以降低。通過採用環氧化聚丁二烯、雙環戊二烯型環氧、含萘環環氧、含磷環氧以及苯並噁嗪等弱極性或非極性樹脂，可以有效壓制介電損耗。改性聚苯醚（PPE）因主鏈剛性的芳環結構和極低的極性，Df可低至0.003-0.004，且其自身Tg較高（>200°C），成為M6、IT-968等中低損耗高速板材的核心組分。而應用於毫米波雷達及112 Gbps以上系統的PTFE/碳氫樹脂體系，由於C-F鍵近乎無極性，具有最低的本徵介電損耗。
然而，單一樹脂往往難以同時兼顧低Df、高Tg、強粘結性和優良的PCB加工性。現代CCL配方幾乎全部採用互穿網路（IPN）或共混/共聚技術，例如在BT樹脂中引入環氧以改善粘結，或在PPE中引入反應性彈性體以改善脆性。同時，無機填料的角色從傳統的降低成本轉變為主動調控介電效能和熱機械效能。球形二氧化矽（SiO₂）是最常用的填料，其Dk≈3.7，Df≈0.0002，遠低於樹脂基體，因此高填充量化石可整體降低複合體系的Dk與Df均值。但填料新增量過高會導致膠液粘度過大、玻纖浸潤不良、層間剝離強度下降。為此，需要採用不同粒徑級配及表面矽烷偶聯處理，最佳化填料與樹脂介面的相容性與分散性。近年來，中空玻璃微球、奈米二氧化矽、高導熱填料（如氧化鋁、氮化硼）的複合新增技術亦趨成熟，可以在降低Dk的同時提高導熱係數或降低CTE。
Dk均勻性是另一個極易被忽視卻至關重要的高效能CCL指標。在PCB上，兩對差分線可能跨越數百個玻纖束與樹脂視窗的交替區域，玻纖的Dk（E-glass約6.0-6.5）與樹脂的Dk（普通環氧約3.5-3.8，低損體系約3.0-3.3）存在顯著差異。這種空間週期性微區Dk波動，導致差分對的兩條線感受到的有效介電常數不同，產生模式轉換和走線間偏斜，在時域上表現為上升沿退化、眼圖模糊；在頻域上，當走線長度與編織節距滿足諧振條件時，會出現特定頻率的窄帶高損耗諧振峰，這就是業界常說的“玻纖效應”或“編織效應”。隨著PCIe Gen5及更高標準的實施，因玻纖效應造成的插損尖峰可能與訊號基頻或其三次諧波重疊，導致突發誤位元速率飆升。因此，高階CCL必須使用低Dk玻璃纖維（NE-glass，Dk≈4.4）或通過“開纖”工藝使玻璃纖維束展開鋪平，增大樹脂比例的一致性；或直接採用扁平玻纖布，從結構上根除編織視窗。此外，嚴格控制樹脂配方、壓合流變引數，使樹脂均勻填充每一處角落，也是保證宏觀介電常數均勻性的前提條件。
6. 銅箔工程：粗糙度、處理層與導體損耗的博弈
銅箔作為訊號載體的物理介面，其表面拓撲形貌對高速訊號衰減的影響已從附加因素上升為核心焦點。電子銅箔的生產工藝主要分為電解銅箔（Electrodeposited, ED）和壓延銅箔（Rolled Annealed, RA）兩大類。壓延銅箔通過反覆軋製與退火獲得緻密的細晶結構和光滑表面，但成本高昂，主要用於撓性PCB（FPC）及高頻射頻板。在剛性CCL領域，電解銅箔佔據主流，其生產過程是在旋轉的陰極鈦輥輪上電沉積銅層，並連續剝離收卷。與鈦輥接觸的一面成為“光面”（Shiny side），粗糙度本徵較低；而朝外的生長面為“毛面”（Matte side），粗糙度較高。常規電解銅箔經後續粗化處理後，毛面Rz通常>10 μm，需通過嵌入式處理使之與樹脂咬合以保證剝離強度。
為降低訊號損耗，業界開發了反轉銅箔（RTF）：先將毛面處理並壓合於預浸料中，使光面成為訊號傳輸面，從而避開了生長面的較高粗糙度。RTF的光面Rz約4-8 μm，對於10-25 Gbps系統提供了可觀的導體損耗改善。然而，當速率突破56 Gbps以上，RTF的粗糙度亦顯不足，於是**超低輪廓銅箔（HVLP）和極低輪廓銅箔（SVLP）**應運而生。HVLP通過特殊的電沉積新增劑（如整平劑、晶粒細化劑）及後處理微蝕技術，將毛面原始粗糙度控制在3-5 μm，再經粗化處理後整體Rz≈3 μm；SVLP則可達到Rz 1.5-2.5 μm。與之配套，樹脂體系必須相應調整，以在更光滑的銅面上仍能提供足夠耐熱剝離強度（通常要求>0.6 N/mm，經多次迴流焊後不降），這是通過新增奈米增韌粒子、提高樹脂內聚能以及採用矽烷偶聯劑鍵合銅表面來實現的。
從訊號完整性角度看，銅箔粗糙度的影響並不侷限於增加等效串聯電阻。真實粗糙表面還導致感性寄生引數變化，影響傳輸線的特性阻抗精度。現代EDA工具如Ansys HFSS、CST Studio Suite已支援對銅箔形貌進行隨機粗糙表面建模，通過功率譜密度（PSD）函式或Hammersmstad模型將粗糙度引數化，以更準確地預測實際PCB效能。這類模擬與高效能銅箔的標準化測試（如微帶線諧振環法測Dk/Df、S引數法提取粗糙度修正因子）結合，使得CCL廠商可以根據鏈路預算目標反過來定製銅箔粗糙度等級，實現設計與材料的協同最佳化。
展望未來，隨著224 Gbps甚至448 Gbps的電介面標準逐步預研，導體損耗可能會成為壓倒介質損耗的首要瓶頸。可能的解決方向包括：採用無輪廓銅箔（利用超平滑鈦輥直接轉移法或真空濺射銅種子層+電鍍填充），將粘合面粗糙度降至亞微米級；或使用鍍銅基板（直接在極薄銅箔上沉積訊號銅層，避免後壓合過程引入粗糙面）；甚至長期不排除引入銀或銅-石墨烯複合導體以降低表面電阻。但所有的平滑化方案都必須正面回答一個核心難題：在剝離強度與低損耗之間如何找到新的平衡點，這注定是未來5-10年CCL及PCB製造工藝的共同挑戰。
7. IC載板級覆銅板：先進封裝的“矽橋”
先進封裝（如FC-BGA、2.5D/3D IC、扇出型封裝）是延續摩爾定律的關鍵路徑之一，而IC載板級覆銅板（IC Substrate CCL）是決定封裝良率、訊號傳輸與熱機械可靠性的基石。與普通PCB用CCL相比，IC載板用CCL的要求具有質的提升：
- 厚度極限：芯板厚度常薄至30-60 μm（不含銅），相當於一頁紙的三分之一到五分之一，而厚度均勻性（TTV, Total Thickness Variation）必須控制在±3 μm以內，以滿足高密度互連對層間對準度的苛刻要求。這一厚度量級對樹脂的流變性、玻纖布的鋪展均勻性以及壓合工藝提出極端挑戰。
- 低CTE匹配：矽晶片的CTE約3 ppm/°C，傳統玻纖布FR-4在面內CTE約13-17 ppm/°C，巨大的熱失配在晶片焊接及工作溫度迴圈中導致翹曲、焊點疲勞甚至晶片裂紋。IC載板用CCL需通過高填充率（通常大於60 wt%的無機填料）、選用低CTE玻纖布（如T-glass）以及最佳化的樹脂交聯密度，將面內CTE降至10 ppm/°C以下，並使其Z軸CTE亦得到有效抑制，減小鍍銅通孔（PTH）的疲勞斷裂風險。
- 高模量與平整度：足夠的楊氏模量確保載板在後續多層增層、植球及迴流焊過程中保持物理尺寸的穩定性，避免因基板翹曲造成晶片凸塊（bump）非共面開路。動態機械分析（DMA）中的儲能模量必須保持在較高水平直至超過Tg溫度。
- 樹脂體系選擇：BT樹脂（雙馬來醯亞胺三嗪）因兼具優異的高Tg（>220°C）、低Df、良好的尺寸穩定性及與銅的高附著力，成為FC-BGA載板的主流選擇。此外，改性聚醯亞胺、高耐熱環氧及ABF（Ajinomoto Build-up Film）等積層材料與芯板的相容性也成為關鍵考量。
隨著異構整合（Chiplet）和HBM（高頻寬記憶體）的興起，FC-BGA載板的層數從14層向20+層突破，面積向100×100 mm²以上延伸，其芯板層往往需要將訊號完整性與高平面剛度合二為一。CCL廠商需要為每代封裝技術提供定製化的解決方案，例如在芯板中直接埋入電容或電阻層（埋容/埋阻），以改善電源完整性；或者開發內建芯板的半加成法工藝（SAP/mSAP）相容銅箔，使其表面粗糙度與精細線路尺寸（≤12 μm線寬/間距）相適應。可以毫不誇張地說，先進封裝載板用CCL是直接決定晶片效能能否從晶片級到板級無失真輸出的“最後幾釐米”關鍵材料，其戰略價值堪比光刻膠。
8. 製造工藝全景：從浸膠到壓合的精密鏈控
CCL的製造，從原料到成品，是一套連續化、高度自動化的流程，每一個環節的引數波動都會在最終的電效能和機械效能上被幾何級數放大。核心工藝包括：
1. 樹脂配製與浸漬（Treating）：將環氧樹脂、固化劑、促進劑、填料、溶劑等按配方精確計量、混合、分散及脫泡，形成均一的膠液（Varnish）。連續的電子級玻纖布以一定速度和張力通過膠槽浸漬，再經控溫烘箱將溶劑揮發並使樹脂半固化（B-stage），製成粘結片（Prepreg）。這一過程需精密控制上膠量（Resin Content）、樹脂流動度（Resin Flow）、凝膠時間及揮發份含量，它們直接決定了壓合後板材的介電層厚度、Dk值以及是否存在微氣泡或填充不良等缺陷。
2. 疊配與壓合（Lay-up and Lamination）：依據產品設計，將多張Prepreg與銅箔按照對稱結構疊配，放入真空或非真空熱壓機中，在高溫（通常170-250°C）高壓（20-50 kg/cm²）下完成樹脂固化、排氣及粘結成型。對於厚銅電源板、金屬基板或極薄IC載板，還需採用特殊緩衝材料和程式控壓冷卻，以防止板材翹曲或樹脂過度擠出。壓合工序是CCL製造中決定厚度均勻性、內應力、層間結合力和介質層微觀結構的最關鍵步驟。
3. 後處理與檢測：壓合後的大張CCL需經過裁切、磨邊、表面清洗等工序，隨後進行嚴格的全面檢測。線上檢測包括厚度、尺寸、表觀缺陷（AOI）、銅箔針孔檢查等；取樣測試則涵蓋Dk/Df（SPDR介電諧振器、分裂柱體諧振腔或頻域傳輸線法）、熱學效能（Tg、Td、T260/T288耐熱）、力學效能（剝離強度、彎曲強度）、電絕緣可靠性（CAF、高壓絕緣測試）及燃燒性（UL 94）。高階板材還需依託各類模擬和訊號完整性實測，確保批次間插損標準差在允許範圍內。
4. 表面處理：在大規模PCB製造中，CCL出廠前通常只提供裸銅或薄氧化層保護，其最終表面處理（OSP、ENIG、化銀等）由PCB廠完成。但特殊的超低損耗板材有時會預塗一層奈米級耦合劑或抗氧化保護膜，以保證儲存期間銅面粗糙度不退化。
全球領先的CCL廠商已將上述流程推進至“黑燈工廠”階段，依靠AI視覺演算法即時調節浸漬爐溫度曲線，利用大數據分析預測每批次成品的Dk/Df趨勢，並自動最佳化配方。這種製造精密度保證了即使在單通道速率邁向224 Gbps的物理極限時，CCL電效能的批次一致性依舊能夠滿足6 Sigma質量標準，使設計工程師敢於將鏈路模擬的裕量不斷壓縮。
9. 交通與能源領域興起：汽車電子與高功率CCL需求
除通訊和計算之外，汽車電動化、智慧化正在成為CCL行業增長最為強勁的驅動力。一輛L3+級別智慧電動汽車需裝配數百個ECU（電子控制單元）、雷射雷達、毫米波雷達、車載乙太網路閘道器、大功率逆變器和車載充電機，這些子系統對PCB和CCL提出了多樣化的效能要求。
ADAS與自動駕駛感測器：毫米波雷達工作於24/77/79 GHz，天線部分需要極低損耗且Dk穩定的微波基板（PTFE或碳氫樹脂+陶瓷），且要求材料吸溼率極低，以免因吸水引起Dk漂移導致雷達探測距離失準。攝像頭和雷射雷達模組則需要高Tg的剛性FR-4或低損耗板材以傳輸Gbps級MIPI訊號。車載高速網路：車載乙太網路從100 BASE-T1向10GBASE-T1演進，骨幹網速率的提升直接複製了資料中心對於低Df、抗CAF基板的需求。整車線束的減重趨勢導致分散式處理器間走線長度增加，通道損耗預算趨緊，從而加速了高階高速CCL向汽車領域的滲透。
電驅與電源系統：主驅動逆變器（牽引逆變器）使用大電流IGBT或SiC模組，工作溫度可達175°C甚至更高，與之配套的PCB需採用高Tg（>200°C）、高Td、高Z軸CTE匹配且絕緣層熱導率優的高可靠性基板，常為金屬基板（鋁基或銅基）或厚銅陶瓷基板。48V輕混系統、車載充電器、DC-DC變換器等同樣要求大電流能力，促使厚銅CCL（銅厚≥4 oz/ft²，甚至達到12 oz及以上）和埋銅塊結構成為標配，其研發難點在於厚銅與樹脂間的熱應力匹配以及高壓耐CAF可靠性。
汽車電子CCL最大的壁壘來自於長達2-3年的嚴苛車規認證週期和零缺陷的質量文化。供應鏈一旦驗證通過則極難替換，這為已進入博世、大陸、法雷奧、特斯拉等Tier1/OEM供應鏈的CCL廠商（如松下、生益科技、聯茂等）建置了深厚的護城河。未來，隨著800V高壓平台的普及和SiC功率器件的放量，以及車載中央計算平台架構的確立，汽車電子對CCL行業的結構性拉動將更加顯著。
10. 全球競爭格局與重點廠商分析
CCL行業經過數十年的洗牌與整合，已形成高度集中的寡佔市場，且呈現明顯的區域聚集特徵。當前全球市場可以劃分為三大梯隊：
第一梯隊：技術引領者（日本企業為主）。以昭和電工材料（原日立化成）、松下電工、三菱瓦斯化學、住友電木為代表的日本廠商，長期霸佔高頻、高速、IC載板及高可靠性等尖端領域。它們擁有深度垂直整合的樹脂合成能力，並與索尼、NEC、富士通等本土系統商及英特爾、NVIDIA等晶片巨頭保持著長達數十年的聯合研發關係。例如，松下的Megtron系列幾乎成為行業高速數字板材的通用語言，M6對應25-56 Gbps，M7對應112 Gbps，M8+則瞄準224 Gbps；三菱的BT樹脂仍是全球FC-BGA載板芯板的事實標準。日系廠商的毛利率普遍在30%以上，受價格競爭衝擊較小，但受制於產能擴張保守和高成本結構，在毛利率要求較低的中端市場逐步讓渡份額。
第二梯隊：臺系中堅力量。聯茂、臺光電、南亞塑膠及騰輝電子等臺資企業憑藉靠近全球最大PCB生產基地（中國大陸）的地理位置、靈活的客戶服務及持續的技術引進，在高速及HDI領域建置了牢固的供應鏈地位。聯茂是領先的網通裝置用基板供應商之一；臺光電在手機HDI板材領域獨佔鰲頭，並積極向IC載板基材擴張；南亞塑膠則憑藉上游玻纖布與環氧樹脂的內部供應，擁有顯著的成本協同優勢。臺系廠商不斷上攻高階市場，但其技術根基仍稍遜於日系巨頭，在超低損耗及IC載板級產品上尚處於追趕階段。
第三梯隊：中國大陸本土崛起力量。生益科技是毋庸置疑的本土龍頭，產品矩陣覆蓋從紙基板、FR-4到高頻高速、封裝載板基材的全品類。生益科技在高階高頻高速領域通過自主研發及與下游大客戶（如華為、中興）的緊密合作，已實現M6/M7級別產品的規模化替代，並在汽車電子、伺服器背板市場取得突破。華正新材、南亞新材、高斯貝爾等跟隨者也在細分市場形成競爭優勢。根據Prismark資料，中國大陸已是全球最大的PCB生產國（產值佔比超55%），為本土CCL廠商提供了龐大的下游需求和快速迭代的土壤。然而，在超低輪廓銅箔、高階PTFE膜及BT樹脂等核心原材料上，本土供應鏈仍存“卡脖子”風險，面臨進口依賴程度高的問題，這也成為限制大陸CCL產業全自主升級的關鍵瓶頸。
未來，全球CCL競爭將圍繞資料中心（AI伺服器）、5G/6G基礎設施及汽車電子三大賽道展開。技術競賽的核心將進一步鎖定於樹脂分子設計及填料工程，製造端的競爭則在於超高精度塗布與真空壓合能力、以及服務於客戶聯合模擬的軟實力。中國本土企業若要擠入全球第一梯隊，除了持續加大研發投入外，還必須主導或深入參與上游銅箔、玻纖布及特種樹脂的國產化替代，以在多變的地緣政治環境中保障產業鏈安全。
11. 市場週期性與驅動力：回顧與展望
CCL行業呈現典型的週期成長特徵。週期性的根源在於其上游大宗商品屬性（銅、石油基樹脂、玻纖紗）與下游電子製造業庫存波動的疊加。而成長性則由顛覆性通訊技術和半導體封裝迭代所驅動。回顧2018-2023年曆史，5G基站建設潮帶動了高頻高速CCL的第一輪需求井噴；2020-2021年宅經濟推動筆電、平板、伺服器出貨量大增，引發FR-4及中低端基板的全面缺貨漲價，行業進入景氣高峰期；2022年下半年起，消費電子需求萎縮，渠道庫存高企，CCL大廠被迫減產降價，進入長達五個季度的下行期。2023年第四季度起，隨著下游庫存去化完畢及AI伺服器需求的爆發，高速CCL率先復甦，行業景氣度逐季回暖。
展望未來5年，CCL市場的核心成長驅動力明確：
- AI資料中心資本支出：ChatGPT等大型模型訓練和推論需要成千上萬的GPU高速互聯，GPU節點間、節點到交換器背板均依賴112/224 Gb/s高速鏈路。AI伺服器所用高多層背板和主機板對極低損耗CCL的需求量預計將以年均30%以上的複合增速增長，且其單位面積價值約為普通伺服器FR-4板材的10-20倍，將成為CCL廠商獲利彈性最大的細分市場。
- 5G-Advanced與6G泛在化：儘管5G基站建設高峰已過，但毫米波微基站、天饋一體化AAU/SUB-CU、低軌衛星通訊終端等新場景將帶來對微波介質基板與高頻高速混合壓合板的持續需求，尤其是對價效比更優的國產替代方案呼聲日高。
- 自動駕駛與車載智慧計算平台（MDC/ADC）：車載CPU/GPU算力將從數十TOPS攀升至數百甚至上千TOPS，中央域控制器兼用高速匯流排，其PCB複雜度接近資料中心交換器板，成為推動高階CCL進入汽車應用的超級引擎。
- 先進封裝基板國產化：在先進製程受到外部限制的背景下，中國大陸大力發展先進封裝，直接帶動了BT載板芯板、ABF增層材料等FC-BGA級板材的需求，有望複製過去十年PCB產業轉移的路徑，在不遠的將來助力本土CCL廠商在IC載板領域取得可觀市佔率。
綜上所述，CCL行業正站在新一輪長景氣週期的起點，其成長屬性超過週期屬性。能夠抓住AI、車載和先進封裝三大機遇，並具備上游材料掌控力的企業，將有機會實現戴維斯雙擊，獲得營收與估值的雙重提升。
12. 環保可持續性與法規合規性：綠色革命下的材料演化
電子製造業的綠色化浪潮深刻重塑了CCL的配方體系與製造流程。由於CCL處於電子廢棄物（WEEE）及有害物質限制（RoHS）等法規的源頭位置，其環保合規性直接決定終端產品能否在全球市場合法銷售。
無鹵化阻燃：傳統FR-4使用四溴雙酚A（TBBPA）作為阻燃劑，雖阻燃效果顯著，但燃燒時可能產生有毒物質。隨著歐盟RoHS和環保消費意識的推動，無滷CCL採用含磷樹脂（如磷菲類、磷酸酯）或氮基阻燃替代，在維持UL 94 V-0阻燃等級的同時，滿足鹵素含量（Cl < 900 ppm, Br < 900 ppm, Cl+Br < 1500 ppm）嚴苛標準。這類板材的Dk/Df特性通常與有滷體系基本持平，但成本較高、耐熱性及耐CAF性需要額外最佳化，目前已成為高階領域的主流選擇。
REACH與全生命週期評價：歐盟REACH法規要求材料中的高關注物質（SVHC）必須通告並逐步淘汰，這促使CCL廠商主動排查並替代所有受限制的化學物質，如特定鄰苯二甲酸酯增塑劑、阻燃劑等。同時，大型電子品牌客戶（如Apple、三星）要求供應商提供產品的碳足跡和生命週期評價（LCA），CCL行業通過提升樹脂浸漬效率、回收溶劑後焚燒供熱、最佳化壓合產能利用率，逐步降低生產能耗和溫室氣體排放。
回收技術探索：廢舊PCB中銅和貴金屬的回收已相當成熟，但玻纖增強樹脂部分的回收一直是難題。目前主流方法為焚燒後回收熱能，或磨碎後作為水泥窯替代原料。部分研究正致力於熱解回收玻纖布再用或以溶劑分解樹脂再利用，但經濟性尚未達標。CCL廠商在推動使用生物基環氧樹脂、可降解樹脂等綠色材料方面已展開前瞻研究，旨在從源頭設計易於回收的下一代環保基板。綠色材料不僅關乎法規合規，更逐步成為品牌商選擇供應鏈夥伴的重要考量維度，推動CCL行業步入“可持續競爭”新時代。
13. 模擬驅動設計：材料特性數字化與聯合開發模式
在高速系統開發中，單純依賴物理樣機測試迭代不僅週期長，而且難以窮舉板卡加工工藝偏差帶來的效能不確定性。因而，“模擬驅動設計”（Simulation-Driven Design）正重塑CCL廠商與PCB及OEM/ODM的合作模式。新一代高速鏈路的設計始於鏈路預算分配：晶片廠商（如Broadcom、Intel）釋出的SerDes Channel Compliance Guide中，會給出各段傳輸線（包括晶片封裝、PCB走線、聯結器、過孔等）到指定誤位元速率下的插損、回損、串擾預算上限。PCB工程師據此在模擬軟體中建模，輸入CCL廠商提供的全頻段Dk/Df、銅箔粗糙度模型、玻纖效應引數等，通過Monte Carlo分析鏈路在最差工藝角下是否滿足預算。
這就要求CCL供應商提供的資料遠非傳統的單點1 GHz Dk/Df，而必須涵蓋從DC到50 GHz甚至更高頻段的精確復介電常數，並附帶溫度、溼度相關模型。超前版面配置的CCL企業，如松下、Isola、生益科技，已開始為自家產品建立高保真頻變材料模型庫，可供主流EDA工具直接呼叫，並輔以聯合模擬實驗室，配合客戶完成從疊層設計、銅箔選擇到背鑽方案的全鏈路最佳化。這種深層次技術服務能力形成了難以替代的客戶粘性，構成企業的核心軟實力。未來，隨著數字孿生技術的普及，CCL板材的每一卷料號都可能附帶其獨特的材料引數證書，從而實現PCB成品的零調測出貨，進一步壓縮產品上市時間。毫無疑問，材料數字化將是下一階段行業競爭的分水嶺。
14. 前沿技術展望：玻璃基板、埋入式器件與光電共封裝
超越當前樹脂基CCL的範式，下一代基板技術正在悄然萌發，預示了後摩爾時代互聯基板可能發生的形態鉅變。
玻璃基板：英特爾已釋出基於玻璃芯基板（Glass Core Substrate）的先進封裝原型方案，旨在以玻璃取代傳統的BT/環氧樹脂芯板。玻璃基板的突出優勢包括：極高的平整度（改善光刻精度）、極低的Dk（約3-4）和Df、接近矽晶片的CTE匹配能力，以及支援更大面板尺寸的潛在可能。一旦玻璃基板技術成熟並商業化，其超低損耗和尺寸穩定性將完美匹配300mm以上大面積異構整合封裝的需求，給傳統有機樹脂基CCL帶來跨代顛覆性威脅。然而，玻璃的脆性、鑽孔及鍍銅金屬化工藝挑戰巨大，仍處於研發階段，但其技術路線值得長期戰略性關注。
埋入式有源/無源器件：將電容、電阻乃至部分小功率IC直接埋入CCL內層，以大幅節省表面貼裝面積並縮短電源/接地的電流回路，從而改善功率完整性和EMI效能。埋阻/埋容CCL要求專用耐高溫可蝕刻的合金或陶瓷薄膜，其大批次生產的良率與可靠性管控尚待業界攻克，是未來整合系統板（ISB）的關鍵支撐技術。
光電共封裝（CPO）與電光基板：隨著資料中心頻寬進化至51.2T/102.4T交換器時代，可插拔光學模組的功耗和密度瓶頸日益顯現。CPO方案中，光學引擎與交換ASIC共同封裝在同一基板上，基板必須同時承載超高速電訊號（>112 Gbps）和光纖或波導的精密對準。CPO所用的基板可能由有機CCL、矽中介層和玻璃基板的混合結構組成，要求材料具備超低損耗、超高尺寸穩定性和優異的熱控制能力。這為CCL廠商跨界進入光模組用基板、高精度線路基座領域提供了契機，也要求材料企業同步建置光電覆合設計能力。
這些前沿方向昭示，CCL的未來不會止於“覆銅板”三個字，而是向著融合電氣、熱學、光學及機械功能的多物理量一體化載板演進。能夠預見並投身於這一宏大敘事的材料企業，才能持久地定義電子互聯的明天。
15. 結論與戰略建議
覆銅板作為電子工業之“地基”，其重要性隨數字文明向更高頻寬、更低延遲的躍遷而與日俱增。本報告系統梳理了CCL的物理基礎、效能引數、製造體系、高階應用及競爭格局，核心結論可歸納為：
第一，電效能指標（Dk、Df）已經脫離單純的原材料物理屬性，成為直接定義晶片間互聯頻寬的系統級戰略引數，112 Gbps及224 Gbps SerDes鏈路的商用化將極低損耗CCL推向了與半導體工藝節點幾乎同等重要的地位。