共封裝交換器 (CPO Switch)
1. 三秒看懂
核心定義 共封裝交換器 (Co-Packaged Optics Switch) 是一種將光引擎與交換晶片通過先進封裝技術整合在同一基板上的網路裝置。它旨在從根本上解決傳統可插拔光模組方案中，高速電訊號長距離傳輸帶來的功耗、訊號完整性和密度瓶頸。
關鍵場景 為萬卡級及以上AI算力叢集，提供支撐分散式訓練所需的超高頻寬、超低延遲、高能效比網際網路絡，是下一代AI資料中心網路架構的核心硬體。
形象理解 傳統方案是“發動機（交換晶片）”通過“長傳動軸（線纜）”驅動“車輪（光模組）”，CPO方案則是將“發動機”和“車輪”整合在一個“短軸”高度整合的模組中，傳動效率倍增，能耗大減。
傳統交換器架構:
[交換晶片] --(長距離電訊號:PCB走線)--> [可插拔光模組] --(光纖)-->
痛點: 訊號衰減、功耗高、延遲高、佔空間
CPO交換器架構:
[交換晶片 + 光引擎 整合封裝] --(極短距離電訊號)--> [光纖介面]
優勢: 極高頻寬密度、功耗銳減、延遲極低2. 三分鐘產業解釋
產業背景與痛點 隨著AI大型模型引數規模向萬億級邁進，分散式訓練對網路頻寬的需求呈指數增長。當前主流交換晶片容量已演進至51.2Tbps，正邁向102.4Tbps。在傳統架構下，交換晶片與面板上可插拔光模組之間的電訊號需穿越數十釐米的PCB走線、過孔和聯結器。在如此高速率下，物理定律成為限制：訊號嚴重衰減、串擾劇增，必須依賴高功耗的DSP進行訊號補償，導致單埠功耗急劇攀升，向102.4Tbps演進幾乎不可行，這被稱為“頻寬牆”或“功耗牆”。
CPO的解決方案 CPO技術的核心思想是“讓光離電更近”。它採用先進半導體封裝技術，將矽光晶片（整合光調變器、探測器等功能）與交換ASIC（專用積體電路）整合在同一封裝體內，或通過極短鏈路緊密互聯。電訊號僅在毫米級甚至更短距離內傳輸，直接驅動光引擎完成電光轉換，從而在物理上繞開了上述瓶頸。
產業價值主張 CPO不是簡單的“把光模組焊在板上”，而是晶片和光器件層面的融合重構。它為超大規模資料中心運營商提供了一條明確的路徑，以應對AI算力叢集對網路頻寬和能效的極致要求，是實現下一代超大規模AI網路的關鍵使能技術。
3. 技術原理
3.1 核心架構：光電融合封裝
CPO的核心在於如何將電子晶片和光子晶片整合。主要存在兩種先進封裝技術路徑：
-
2.5D封裝（平面整合）：交換ASIC晶片與矽光晶片並排貼裝在一個矽中介層（Silicon Interposer）或高密度有機基板上。矽中介層上布有微米級甚至亞微米級的密集金屬互連線，通過微凸塊連線兩個晶片，實現最短路徑的高密度電氣互聯。
-
3D封裝（垂直堆疊）：矽光晶片直接堆疊在交換ASIC晶片上方（或反之），通過矽通孔實現垂直電氣互聯。此路徑整合密度最高，但熱管理挑戰也極大，因為邏輯晶片的發熱會直接加熱光子器件，影響其工作穩定性。
3.2 關鍵子系統構成
CPO交換器內部的功能劃分包含：
| 子系統 | 核心功能 | 關鍵形態 |
|---|---|---|
| 交換ASIC | 資料處理、流量排程、報文轉發 | 先進製程（如5nm及以下）邏輯晶片 |
| 光引擎 | 光訊號調變、接收、波長分波多工/解複用 | 矽光子整合晶片，整合調變器、探測器、波導等 |
| 外部光源 | 提供穩定的連續光載波 | 通常置於交換器面板，通過保偏光纖與光引擎耦合，以便於維護和散熱 |
| 互連架構 | 在ASIC與光引擎間提供高密度電連線 | 矽中介層、矽橋或微凸塊 |
| 散熱系統 | 同時解決高功耗ASIC和光引擎的熱量 | 微液冷板、增強風冷等複雜熱管理系統 |
資料流示意圖 (基於Mermaid)
graph LR
A[外部光纖輸入光訊號] --> B(CPO封裝)
subgraph B [CPO封裝體]
C[光引擎: 光電轉換] -- 極短電互連 --> D[交換ASIC: 資料處理]
D -- 極短電互連 --> C[光引擎: 電光轉換]
end
B --> E[外部光纖輸出光訊號]
style B fill:#f9f,stroke:#333,stroke-width:2px注：外部光源路徑未在圖中體現。
3.3 與傳統方案對比
| 對比維度 | 傳統可插拔光模組方案 | 共封裝光引擎 (CPO) 方案 | 物理根源解釋 |
|---|---|---|---|
| 高速電訊號傳輸距離 | 長 (~數十 cm) | 極短 (~數 mm) | 縮短傳輸線，從根本上減少高頻損耗和串擾 |
| 訊號中繼/補償功能 | 需要板載或模組內建DSP | ASIC整合的SerDes直接驅動，可省去模組DSP | 去除了昂貴且高功耗的訊號補償晶片 |
| 光器件可更換性 | 支援熱插拔，可現場更換 | 不支援，與ASIC一體封裝，須整機更換 | 高度整合的代價，是維護靈活性的犧牲 |
| 面板頻寬密度 | 受限於QSFP-DD/OSFP等聯結器物理尺寸 | 光纖直接引出，面板聯結器密度可大幅提升 | 消除了傳統金屬聯結器佔用的空間 |
4. 關鍵引數
評價CPO交換器效能的核心引數體系，從資料中心運營者視角出發，分為三個層級：
4.1 資料中心級 (TCO與能效)
| 引數名稱 | 定義與單位 | 典型目標值 (行業討論共識，非統一標準) | 重要性說明 |
|---|---|---|---|
| 單叢集網路功耗比 | 網路裝置功耗佔總IT裝置功耗比例 (%) | 期望從傳統的10-15%大幅降低 | 直接影響運營電費和可用算力，是CPO的核心價值指標 |
| PUE提升貢獻 | 對資料中心整體電能使用效率的最佳化潛力 | 公開資料未見精確資料 | 網路裝置功耗降低及其散熱需求減少，間接改善PUE |
| 總擁有成本 | 採購成本+電費+運維+冷卻成本 ($/Gbps/年) | 相對傳統方案需有顯著優勢 | 衡量技術經濟性的最終指標，是決定是否採用CPO的關鍵 |
4.2 系統級 (單臺裝置能力)
| 引數名稱 | 定義與單位 | 典型值/演進目標 | 備註 |
|---|---|---|---|
| 總交換容量 | 整機雙向總頻寬 (Tbps) | 51.2Tbps (當前)，102.4Tbps (下一代) | 衡量裝置總吞吐能力的標尺 |
| 系統時延 | 埠到埠轉發延遲 (ns) | <500ns (行業期望) | 對高頻交易、即時AI推論至關重要 |
| 整機功耗 | 整機滿配功耗 (W) | 相對於同容量傳統交換器，有望顯著降低 | 直接決定部署密度和運營成本 |
| 埠密度 | 前面板每RU空間支援的埠數量 | 相對於傳統方案密度翻倍或更高 | 提升機架空間利用率 |
4.3 模組/引擎級 (核心器件)
| 引數名稱 | 定義與單位 | 典型值/演進目標 | 備註 |
|---|---|---|---|
| 單通道速率 | SerDes單通道資料速率 (Gbps) | 112Gbps (當前)，224Gbps (下一代) | 構成總頻寬的基礎，是物理層核心技術 |
| 光引擎誤位元速率 | 接收端原始誤位元速率 (BER) | 優於1E-15 (前向糾錯後) | 直接影響網路可靠性和可用性 |
| 雷射器出光功率 | 外部雷射源輸出功率 (dBm) | 公開資料未見統一標準 | 影響傳輸距離和訊號質量 |
| 光引擎故障前平均時間 | MTBF (年) | 期望與系統其他關鍵部件匹配或更高 | 由於不可更換，其可靠性必須極高 |
注：以上部分典型值為行業會議論文和廠商技術目標中提煉，非公開產品手冊的標準化引數。
5. 技術路線
CPO的技術實現並非唯一路徑，產業記憶體在多種競爭與探索並存的技術路線。
5.1 按光子整合度分類
- 部分整合（光子引擎外接）：僅將光收發引擎與ASIC通過極短電連線緊耦合，但光引擎本身是一個獨立的可拆卸或半固定子模組，並非完全封裝在一起。此為早期妥協方案，平衡了效能提升與可維護性。
- 完全整合（片上光電融合）：理想的CPO形態，矽光子製造工藝與CMOS邏輯晶片工藝在晶圓級或封裝級深度融合，實現電晶片與光晶片無界整合。是長期發展方向，技術難度最高。
5.2 按光源整合方式分類
- 外部雷射源（ELS）：目前主流方案。將雷射器作為獨立熱插拔模組放置於交換器面板，光訊號通過保偏光纖引入CPO封裝內的光引擎。優勢是維護方便、散熱隔離；挑戰是光纖連線複雜度和偏振管理。
- 片上整合雷射器：將III-V族雷射器通過異質整合或倒裝焊等方式直接整合在矽光晶片上。優勢是架構最緊湊，連線損耗最低；挑戰是雷射器壽命、散熱以及CMOS工藝相容性，技術成熟度相對較低。
5.3 產業聯盟與標準拉動
- 路線收斂推動者：由超大規模資料中心使用者（Meta、Microsoft、Google）通過開放計算專案 (OCP) 和光網際網路絡論壇 (OIF) 等行業組織，主導定義了CPO的外部光源、電氣介面、封裝形態等標準，以推動多廠商供應和生態成熟。
6. 上游
CPO產業鏈的上游，是支撐其從設計走向製造的核心材料、裝置與設計工具產業鏈。
- 矽晶圓與特殊材料：
- 要求高純度SOI（絕緣體上矽）晶圓，用於製造矽光子晶片中的波導和無源器件。
- III-V族化合物半導體材料，如磷化銦，是製造雷射器和光放大器的基礎材料，即使採用外部光源方案也必不可少。
- 核心裝置：
- 先進光刻與刻蝕裝置：用於在矽光晶片上製造亞微米級波導等精密結構。
- 高精度貼裝與鍵合裝置：用於實現交換ASIC與矽光晶片在封裝基板上的微米級對準和連線，這是CPO封裝工藝的核心。
- 晶圓級與封裝級測試裝置：專門用於光電整合系統的測試，包括光學探針臺、高速誤碼儀等，目前是產業鏈中較薄弱也成本高昂的環節。
- EDA工具與IP：
- 需要能同時模擬光子、電子和熱效應的多物理場協同設計模擬平台。
- 提供關鍵矽光IP核，如波導、調變器、探測器、波長分波多工器的PDK。
7. 下游
下游終端使用者高度集中，需求由前沿技術競賽驅動。
- 超大規模雲端服務商與AI公司：
- 核心使用者群：如Amazon AWS、Microsoft Azure、Google Cloud、Meta、字節跳動、阿里雲端、騰訊雲端等，是CPO技術的首要採用者和需求定義者。
- 應用場景：部署其內部AI大型模型訓練和推論叢集，如Meta的GPU叢集、Google的TPU叢集。根據公開報道，這些公司用於建設下一代AI基礎設施的資本支出在2024年已集體大幅增長，構成了CPO的直接需求基礎。（資料來源：各公司季度財報，2024年Q2-Q3）。
- 高效能運算中心：
- 國家級實驗室和科研機構的E級超算（Exascale Computing）系統，同樣面臨能效和互聯頻寬挑戰，是CPO的潛在應用場景。
- 電信運營商：
- 在骨幹網IP層和匯聚層，對超大容量、節能型裝置有長期需求。市場研究機構Omdia和Dell‘Oro Group在2023年報告中指出，電信核心網是繼數通市場後CPO的下一潛在應用領域。
- 注：當前（截至2025年初）電信級應用公開資料未見大規模部署案例，仍以評估為主。
8. 受益公司
CPO產業鏈的受益邏輯體現在“技術技術壁壘重塑”和“價值量再分配”過程中。以下為各環節中有明確版面配置的公開代表性公司，所有資訊均源自其官網、技術釋出及行業分析報告。
| 產業鏈環節 | 關鍵技術/角色 | 代表公司 | 核心邏輯與公開動態 |
|---|---|---|---|
| 交換晶片設計 | CPO架構的“大腦” | Broadcom、Marvell、Nvidia (Mellanox) | Broadcom在OFC 2023上展示了51.2Tbps CPO交換器 Bailly。Nvidia的Spectrum-X網路平台是其AI工廠方案的關鍵一環，市場預期其後續代際將整合CPO。 |
| 矽光/光引擎 | CPO的“光學核心” | Intel、Cisco (Acacia)、Ayar Labs、Ranovus | Intel演示了其1.6Tbps矽光引擎。Ayar Labs專注於超短距、高頻寬光I/O晶片，已獲得多家產業巨頭投資。 |
| 先進封裝 | CPO實現的“物理基石” | 台積電、日月光、英特爾 (Intel Foundry) | 台積電的COUPE（緊湊型通用光子引擎）是其為CPO開發的專用整合技術平台。其CoWoS等先進封裝產能是產業落地的硬約束。 |
| 系統裝置商 | CPO產品的“整合交付者” | Cisco、Arista、華為、H3C | Cisco是CPO聯盟的早期發起者之一。Arista和華為等均在OCP等場合發表過相關技術觀點。 |
| 終端使用者/標準制定者 | 需求與生態的“終極牽引力” | Meta, Microsoft, Google | 這三家公司在OIF和OCP內部主導成立CPO相關技術工作組，定義了ELS、封裝規格等關鍵標準化架構，是實際的需求輸出者和標準制定者。 |
9. 市場規模
截至目前（2025年5月），CPO交換器尚未開始大規模商業化部署，市場規模資料主要來自第三方研究機構的前瞻預測。
- 短期預測（2023-2025年）：市場處於樣品交付和系統級驗證階段。LightCounting在其2024年4月釋出的報告中估算，2024年CPO端口出貨量極為有限，主要貢獻來自系統裝置商用於客戶POC測試。
- 中期預測（2026-2028年）：CPO有望在超大規模資料中心開始進入小批次部署。市場研究機構Yole Group在《2024年度矽光子與共封裝光學報告》中預測，到2028年，基於CPO技術的裝置營收將接近 5億美元 規模，年複合增長率極高。該機構口徑為“包含光引擎、ASIC封裝及系統裝置的總市場營收”，來源為Yole Group 2024年報告摘要。
- 長期預測（2029年及以後）：CPO將逐步滲透到更廣泛的數通和電信市場。Dell ‘Oro Group等機構的分析師在2024年的行業會議上提出觀點，若102.4Tbps時代CPO成為主流方案，其市場規模將在下一個十年初達到 數十億美元量級。此口徑為“全棧交換器及光互聯子系統市場”，來源為分析師公開演講。
- 關鍵假設：以上預測成立的前提是，CPO在102.4Tbps時的成本、功耗、可靠性綜合表現顯著優於可插拔方案的演進版本（如LPO）。如果可插拔方案在200G SerDes時代取得突破性進展，將直接壓制CPO的滲透率。
10. 玩家對比
聚焦核心環節，不同技術流派玩家的策略差異對比：
| 玩家/聯盟 | 技術流派定位 | 核心優勢 | 市場切入點 |
|---|---|---|---|
| Broadcom | 垂直整合巨頭（ASIC+光引擎） | 同時掌握頂尖交換晶片和自有矽光技術，能提供深度耦合的CPO整體方案。其對比優勢在於整合效率。 | 直接向其核心資料中心客戶交付CPO交換樣機，戰術直接。 |
| Marvell | 平台化賦能者 | 擁有強大的交換晶片和PAM4 DSP技術積澱，並積極版面配置矽光。策略是為系統廠商提供CPO晶片方案平台。對比優勢在於生態開放性。 | 與多家光模組和系統廠商合作，建置圍繞Marvell核心的生態圈。 |
| Nvidia (Mellanox) | 端到端系統鎖定 | 優勢在於其“GPU-CPU-DPU-Network”的全棧垂直整合能力，CPO是其AI工廠內部網路戰略不可或缺的一環。對比優勢是系統最佳化深度。 | 在其DGX和OVX參考架構內部，將CPO作為私有協議的下一代承載。 |
| Intel | 模組化光引擎供應商 | 在矽光子製造和量產工藝上有十數年積累，定位是向CPO市場提供標準化的、可量產的、高效能矽光引擎晶片。對比優勢在製造工藝成熟度。 | 以光I/O小晶片模式，向ASIC設計公司和系統商提供光學核心部件。 |
| Cisco / Arista | 系統級整合與軟體定義創新者 | 深度理解網路作業系統與資料中心架構，能夠將CPO硬體無縫融入其網路可程式設計、可觀測、全自動化運維體系。對比優勢在軟體生態與系統穩定性。 | 基於商用或自研的CPO元件，建置功能更完整的下一代交換器系統。 |
| Ayar Labs / Ranovus | 光學顛覆者/創新方案供應商 | 專精於消除“記憶體牆”和“I/O牆”的光互聯技術，技術路線激進，瞄準CPO最終形態。對比優勢在於技術原創性和靈活性。 | 與GPU廠商、代工廠緊密合作，致力於將光學I/O整合到計算晶片封裝內。 |
11. 風險
CPO的發展路徑伴有顯著的不確定性，具體而言：
- 需求側風險：AI算力投資存在週期性波動風險。若大型科技公司的資本支出在某個階段不及預期，將直接推遲CPO的商業化程序。2022-2023年儲存和部分伺服器市場的需求波動即是前車之鑑。
- 技術路徑競爭風險：
- 線性驅動可插拔光模組 (LPO)：LPO通過取消DSP但保留可插拔形態，意圖在功耗和成本上與CPO匹敵，同時保持維護優勢。若LPO在200G SerDes時代率先成熟，將擠壓CPO的中期市場空間。LightCounting等機構在2024年報告中已將LPO列為重要的新技術路徑進行追蹤。
- 算力架構變革：更高效的模型並行演算法、模型壓縮技術，若能大幅降低對網路頻寬的需求，將減少對極致網路硬體的依賴。
- 供應鏈與成本風險：先進封裝產能（如台積電CoWoS）長期緊缺，是CPO量產的硬瓶頸。量產初期，CPO交換器單埠成本能否快速降至可插拔方案的1.5倍以內，是商業化成功的關鍵。此成本資料為行業估算目標，
公開資料未見廠商確切承諾。 - 產業生態分裂風險：若主要推動方（如Broadcom和Nvidia）各自為戰，推出互不相容的私有CPO方案，將割裂市場，阻礙標準化和規模化，最終增加客戶採購風險。
12. 誤讀糾偏
對CPO的常見理解偏差，重點釐清：
-
“CPO將完全淘汰可插拔光模組” 糾偏：兩者是互補關係，將長期共存。CPO適用於AI叢集核心層的超高頻寬互聯（Scale-Up和Scale-Out網路骨幹）；可插拔光模組仍將在可維護性、靈活性要求更高的場景（如資料中心內接入層、光互聯、電信接入網）佔據不可替代的位置。CPO解決的是效能痛點，不是要覆蓋所有場景。
-
“CPO的主要目的是降低硬體採購成本（BOM）” 糾偏：初期CPO的採購成本很可能更高。其核心價值是系統性降低總擁有成本（TCO）。通過大幅節省功耗（直接電費）和提升整合度（間接節省空間和製冷成本），在數年的裝置生命週期內實現總支出最佳化。功耗降低是首要驅動力，成本效益是水到渠成的結果。
-
“雷射器外接（ELS）方案不可靠，不如全整合的” 糾偏：ELS的設計初衷正是為了解決片上整合雷射器的散熱和可靠性難題。通過將熱源（晶片）和故障高發件（雷射器）物理隔離，並使其支援現場熱插拔，顯著提升了系統的可維護性和整體可靠性。ELS是產業界基於當前技術成熟度和可維護性要求做出的務實選擇，而非妥協。
13. 最新事件
截至2025年5月，近期關鍵產業動態：
- 2025年3月，OFC 2025大會：是CPO技術最新進展的集中展示視窗。根據LightCounting會後速報，多家廠商展示或更新了51.2T CPO方案，部分初創公司展示了102.4T CPO原型機的光學引擎核心。這表明技術演進路徑清晰，但量產時間表仍存在不確定性。
- 2024年Q4，頭部公司產品進度更新：
- Broadcom：在其2024年第四季度財報電話會議（12月釋出）中，管理層首次較為明確地提及，其下一代AI網路平台將深度整合CPO，但未給出明確的上市時間。
- 台積電：在2024年技術論壇上，進一步公佈了其COUPE（緊湊型通用光子引擎）的技術路線圖，預計2026年進入量產，目標是解決SoC與光子晶片的異質整合問題。
- 2024年下半年，標準與生態進展：
- OIF持續更新其“3.2T Co-Packaged Module”專案的實施協議，定義下一代CPO模組的電氣和光學介面規範。
- 雲端服務商在OCP全球峰會上分享了對未來CPO部署場景的更詳細需求，進一步強化了需求端的牽引訊號。
注：所有事件資訊均源自公開技術會議報道、公司官方新聞稿及財報電話會議記錄摘要。
14. 追蹤指標
為持續追蹤CPO產業化程序，建議關注以下先行指標與訊號：
-
核心晶片與封裝產能量價訊號：
- 指標：台積電CoWoS/COUPE先進封裝產能擴張計劃及報價趨勢。
- 意義：產能供應和成本下降是CPO規模商用的先行條件。
-
技術生態系統成熟度訊號：
- 指標：OIF與OCP組織釋出的CPO相關規範版本迭代速度與採納廠商數量。
- 指標：外部光源面板插頭（ELSFP）、保偏光纖等配套子系統的多供應商解決方案成熟度。
- 意義：標誌產業生態從“點狀突破”走向“系統就緒”。
-
終端客戶採納訊號：
- 指標：主要雲端廠商（Meta, Amazon, Microsoft, Google）在其網路架構博文或採購招標中，是否將CPO標為正式選項或要求。
- 意義：是技術從“可用”邁向“採用”的最直接印證。
-
競爭技術動態：
- 指標：LPO與LRO模組的產品化進度、功耗實測資料與客戶匯入情況。
- 意義：LPO的成熟速度將直接塑造CPO所面臨的競爭烈度與市場視窗。
-
關鍵市場資料節點：
- 指標：主要玩家（如Intel、Broadcom）的矽光子或光互聯業務營收在財務報表中首次單獨列示，並實現季增率高增長。
- 意義：標誌著CPO開始從研發專案轉化為真實營收。
15. 信源
為保證資訊的可靠性與可追溯性，建立如下分層信源索引：
- 行業標準/聯盟：
- OIF：釋出的白皮書和實施協議，如*“Co-Packaging Standard”*系列。
- OCP：其“網路專案”中關於未來光互聯形態的貢獻和規範。
- 市場分析報告：
- LightCounting：定期釋出的*“High-Speed Interconnects”、“Co-Packaged Optics”*市場預測報告。
- Yole Intelligence/Yole Group：年度《矽光子與共封裝光學》報告。
- Dell‘Oro Group：資料中心交換器與AI網路季度/年度報告。
- 學術/頂會論文：
- OFC 和 ECOC 會議論文：檢索“Co-Packaged Optics”、“Silicon Photonics for AI”等主題。
- 核心廠商：
- Broadcom， Marvell， Nvidia， Intel， Cisco， Arista等公司的官方技術部落格、產品新聞及財報電話會議。
- 台積電等晶圓代工廠的技術論壇公開資料。
- 產業事件：
- 歷屆OFC、ECOC、CIOE展覽現場報道。
- OCP全球峰會的主題演講與技術演示紀要。
宣告：本頁內容整合自上述行業公開資訊源，所有涉及未來預測的定量資料（市場規模、出貨量等）均為相關機構的估算和預測口徑。在具體實施和運營決策中，請以上下游一級市場實際情況為準。