銅-銅鍵合

3 秒看懂

銅-銅鍵合（Cu-Cu Bonding） 是一種先進晶片互連技術，通過將兩個晶片或晶圓上的銅焊盤在原子層級直接連線，實現超高密度、低功耗的垂直訊號傳輸。它是突破摩爾定律極限、實現高效能異構整合的核心封裝工藝，當前最先進商用間距已進入2μm區間。

3 分鐘產業解釋

銅-銅鍵合併非傳統意義上的”焊接”，而是固態擴散鍵合——利用原子級平整的表面、精確控制的熱能與壓力，使銅原子跨越介面相互擴散，最終形成無分界的連續金屬導體。可以將其理解為：兩塊銅表面像拉鏈一樣咬合，區別在於這條”拉鏈”的齒距僅有頭髮絲直徑的幾百分之一。

這一技術的核心價值體現在四個維度：

1. 超高互連密度：鍵合間距從傳統焊料凸點的數十微米壓縮至亞微米級別，允許在指甲蓋大小的區域內實現數百萬乃至上億個獨立連線點。這是傳統錫銀凸點技術無法逾越的物理密度極限。

2. 極低電氣寄生：銅的電阻率（約1.68 μΩ·cm）僅為焊料的三分之一至五分之一，且連線路徑極短，大幅降低了寄生電阻、電容和電感。對AI訓練晶片等資料吞吐量巨大的場景，這直接轉化為更低的動態功耗和更高的訊號頻寬。

3. 熱機械可靠性：純銅鍵合介面熱導率(約400 W/m·K)遠優於含錫焊料介面，有助於將堆疊晶片的熱量快速匯出。同時，無IMC（金屬間化合物）脆性層的結構在面對熱脹冷縮應力時更加穩健。

4. 異構整合的物理基石：它是連線Chiplet（芯粒化）架構中各功能模組的”原子級榫卯”。CPU核心、IO模組、類比電路、儲存器這類不同工藝節點的裸片，可在銅-銅鍵合的支撐下像樂高一般拼裝為超越單一光罩極限（reticle limit）的系統級晶片。

當前，這一技術已從實驗室驗證走向大規模量產，是半導體產業從”繼續縮小電晶體”向”系統級整合最佳化”範式轉換的關鍵使能者。

技術原理

銅-銅鍵合的物理學本質是受控固態擴散。其成功與否取決於介面處銅原子能否突破錶面氧化層和汙染物屏障，在熱啟用能的驅動下經歷接觸—擴散—融合三階段，最終形成完整的導電通路。

三階段微觀機制（參示意圖）：

Stage 1: 表面準備與室溫預結合（僅混合鍵合路徑）
  晶片A (Cu盤 + SiO₂/SiCN)       晶片B (Cu盤 + SiO₂/SiCN)
        |                              |
        |   CMP至Ra < 1 nm + 等離子體活化   |
        |                              |
  -----+-----------------------------+------  ← 範德華力/氫鍵使介電層室溫貼合
        ↑                              ↑
    Cu盤略凸出                     Cu盤略凹陷
   （經CMP工藝控制，~數奈米）      （呈碟形凹陷，~數奈米）
      → 此時銅盤尚未物理接觸

Stage 2: 熱退火驅動銅擴散
      施加溫度（~250~350°C，視路徑而定）→
        ↓
  銅原子獲得足夠動能；同時凸出銅盤因熱膨脹接觸對面凹陷銅盤
        ↓
  在濃度梯度驅動下銅原子跨越原介面相互擴散
        ↓
  介面微空洞（初始源自表觀接觸不完全）逐漸收縮、閉合
        ↓
  最終形成穿越原介面的連續銅晶粒 → 冶金鍵合完成

關鍵物理引數及其意義（實際值因工藝方案而異）：

• 表面粗糙度（RMS）：<1 nm（先進路線 <0.5 nm）。任何大於此值的凸起都會造成銅盤間點接觸而非面接觸，是鍵合空洞的來源之一。
• 碟形凹陷（Dishing）：經CMP後銅盤表面與周圍介電層的高度差，需控制在數奈米以內，以同時保證介電層貼合和後續退火時銅盤接觸。
• 鍵合溫度：傳統熱壓 ~350–400°C，先進混合鍵合 ~250–300°C。這一溫度視窗需平衡原子擴散速率和熱應力積累。
• 鍵合壓強：幾MPa至幾十MPa，用於增加初始接觸面積，但須避免損傷底層器件。
• 對準精度（Overlay）：需≤鍵合間距的1/5。對於2μm間距，即要求≤400nm；若向亞微米間距演進，則要求進入數十奈米區間。
• 鍵合強度（介面斷裂韌性）：通常>100 MPa（剪下），遠優於微凸點焊料（~30–50 MPa），是支援後續減薄、切割工藝的前提。

關鍵引數

衡量銅-銅鍵合技術水平的指標體系覆蓋幾何、電學、熱學和製造效率四個維度。以下引數的選擇參考了行業頭部企業在公開技術文獻（如ECTC 2023、IEDM 2022會議論文）中使用的評估架構。

1. 最小鍵合間距（Pitch）：兩相鄰鍵合點中心距，是互連密度的首要指標。當前：混合鍵合量產產品約2–3μm；研發層面，台積電在2023年公開報道了<1μm間距的演示。傳統微凸點為30–50μm。

2. 對準精度（Overlay Accuracy）：上下晶片對應焊盤中心的錯位量。典型要求為間距的1/5–1/4。對於2μm間距，對應400–500nm；若推進至1μm間距，需<250nm。受限於光刻對準和鍵合機精度。

3. 鍵合介面空洞率（Interfacial Void Density）：鍵合後介面殘留未連接面積佔總鍵合面積的百分比，通過掃描聲學顯微鏡（SAM）或X射線斷層掃描評估。理想狀態<1%，空洞率過高表現為單點電阻增大和電遷移壽命縮短。

4. 單點接觸電阻（Single-Joint Contact Resistance）：單個鍵合點的電阻值。對於直徑5μm銅盤，典型目標<300 mΩ·μm²（無量綱化以跨幾何比較）。受介面潔淨度和擴散充分性影響。

5. 鍵合強度（Shear/Peel Strength）：介面抵抗剪下或剝離的機械強度，通常>100 MPa。測試方法包括拉脫試驗（Stud Pull Test）和四點彎曲法。

6. 鍵合良率（Bonding Yield）：完成鍵合的晶片中單點連通率>99.9999%（“6個9”）的佔比。這是量產經濟性的核心，良率每降低1%可能導致整體封裝成本上升數十個百分點。

7. 熱迴圈可靠性（TCoB/TCT壽命）：在-55°C至+125°C溫度迴圈中，鍵合介面電阻變化10%的迴圈次數。典型要求1000次（JEDEC標準）。純銅鍵合優於焊料的優勢在此體現。

8. 鍵合溫度-時間視窗（Thermal Budget）：完成充分鍵合所需的溫度-時間乘積，是產能和翹曲控制的關鍵。先進方案追求250°C下<30分鐘（不包括升溫/降溫時間）。

上述引數的具體數值因工藝路線、晶片尺寸和應用場景不同而異。公開資料中未見統一行業標準；下文技術路線對比中的數值區間來自供應商公開資料及學術會議的一致結論，不代表任何具體產品的承諾規格。

技術路線

銅-銅鍵合不是一個單一工藝，而是三條主要技術路線的集合。它們的差異在於”是否藉助介電層輔助對準”和”是否使用焊料中間層”。截至2025年7月，行業公開資訊顯示：

路線一：熱壓鍵合（Thermo-Compression Bonding, TCB）

• 核心機理：在高溫（350–400°C）和高壓（>10 MPa）下直接壓合兩銅盤，依賴高溫下的加速原子擴散和塑性變形完成鍵合。
• 優勢：工藝流程相對簡單；在分立器件、MEMS等高價值小尺寸應用中成熟可用。
• 主要約束：高溫會對底層先進節點電晶體（如FinFET、GAA）造成閾值電壓漂移；熱膨脹係數不匹配導致的翹曲在多晶片大尺寸封裝中尤為突出；僅適用於>5μm間距。
• 當前技術成熟度：量產（成熟期）。

路線二：銅柱+焊料帽鍵合（Cu-Pillar with Solder Cap）

• 這是當前2.5D/3D封裝（如矽中介層上HBM堆疊）中最常見的方式。銅柱提供高度與導電性，頂部的微量錫銀焊料（微凸點）在迴流中熔化完成連線。
• 優勢：容錯率較高（焊料可補償一定對準偏差和表面不平整）；產業鏈成熟，裝置投資成本相對低。
• 核心侷限：焊料橋接風險限制了間距縮小（量產極限約20–30μm）；焊料/銅介面生成的IMC（如Cu₆Sn₅）脆性層是長期可靠性薄弱點；焊料電阻率遠高於銅。
• 當前技術成熟度：量產（主流成熟，但已接近密度天花板）。

路線三：混合鍵合（Hybrid Bonding） —— 當前最前沿路徑

• 核心機理：同時鍵合銅導電結構和介電絕緣層（常見SiO₂或SiCN）。工藝流程為：
  1. CMP使銅盤與介電層形成極微小的高度差（銅略凸或略凹，數奈米）；
  2. 等離子體活化表面（產生懸掛鍵）；
  3. 室溫下，介電層優先通過範德華力或矽氧烷橋接實現貼合與自對準；
  4. 退火（~250–300°C）使銅盤熱膨脹接觸並充分擴散。
• 優勢：可實現亞微米至2μm間距，是突破微凸點密度極限的唯一量產路徑；室溫預結合降低了對準難度；純銅連線實現最低電氣寄生與最佳熱導率。
• 核心約束：對CMP全域性與區域性平整度、顆粒控管的要求達到極致（Class 1潔淨室+線上監控）；裝置投資與工藝除錯成本極高；鍵合後不可返修（Bond-then-Grind序列的良率管理挑戰巨大）。
• 當前技術成熟度：早期量產向規模量產過渡（HBM、3D V-Cache、SoIC先行）。

路線對比總覽（基於公開行業共識估算，非精確規格；以2024年可實現的量產水平為準）：

特性維度	微凸點鍵合 (SnAg帽)	熱壓鍵合 (TCB)	混合鍵合 (Hybrid Bonding)
最小量產間距	25–50μm	5–20μm	< 3μm（先進至1–2μm）
鍵合溫度	~250°C（迴流）	350–400°C	250–300°C
單點電阻	中	低	極低
熱機械可靠性	一般（IMC風險）	良好	最優
CMP要求	常規	嚴苛	極端嚴苛
裝置投資	中等	中高	極高
可返修性	可返修	困難	不可返修
2024年主要應用	HBM主流、2.5D	特定堆疊、MEMS	HBM前沿、3D V-Cache、SoIC

上游

銅-銅鍵合產業鏈的上游呈現顯著的”裝置主導、材料協同”特徵。以下是各關鍵環節的公開供應商版面配置與產能情況（截至2025年Q2市場共識）：

一、核心裝置

• 晶圓鍵合機（Wafer Bonder）：是混合鍵合的核心製造裝備，集成了亞微米對準、真空/可控氣氛環境、溫度與壓力精密控制模組。

  • Besi（BE Semiconductor Industries，荷蘭）：市佔率領先，2024年其混合鍵合相關裝置營收約1.8億歐元（公司年報口徑）。客戶已覆蓋主要邏輯代工廠及HBM製造商。
  • EV Group（奧地利，非上市）：在研發/小批次鍵合裝置領域市佔率高，雙面鍵合（Fusion+Hybrid兩用型）是其差異化優勢。
  • 東京電子（Tokyo Electron，日本）：提供前道-後道整合鍵合方案，主要配套日系客戶。
  • 蘇斯微（SUSS MicroTec，德國）：在特種工藝與化合物半導體鍵合佔據細分市場。
  • 華卓精科（中國）：國產鍵合裝置在研，公開資訊顯示目標為TCB鍵合，尚未有混合鍵合量產實績揭露。

• 化學機械拋光（CMP）裝置：

  • 應用材料（Applied Materials，美國）：Reflexion系列銅CMP裝置在先進封裝中市佔率居前。
  • 荏原製作所（Ebara，日本）：銅/阻擋層CMP裝置成熟供應商。

• 檢測與量測裝置：

  • 掃描聲學顯微鏡（SAM）：用於鍵合後空洞檢測，代表供應商Sonoscan（美國）、PVA TePla（德國）。
  • X射線三維顯微鏡（XRM）：用於高解析度介面形貌分析，蔡司（Zeiss）、布魯克（Bruker）為頭部供應商。

二、關鍵材料

• 超高純銅靶材：用於銅盤沉積（PVD）。純度要求>99.9999%（6N），主要供應商日礦金屬（日本）、霍尼韋爾（美國）、領先靶材（臺灣）。中國本土有研億金、江豐電子也在拓展先進封裝靶材品類——2024年營收中先進封裝靶材佔比，受制於公開資訊，暫未能獲取精確比例。
• CMP漿料（Slurry）：銅拋光液（含氧化劑+絡合劑+磨料矽溶膠）和阻擋層拋光液（Ta/TaN選擇性拋光）。主要供應商Fujimi（日本）、CMC Materials（現屬Entegris，美國）、安集微電子（中國上市公司）。安集2024年全年營收約14.5億元人民幣，但未單獨揭露先進封裝CMP佔比。
• 介電材料前驅體：用於沉積SiO₂、SiCN等鍵合用介電層。頭部供應商包括Versum Materials（現屬默克）、杜邦、信越化學。
• 表面活化氣體：高純氮氣（N₂，用於等離子體活化）、氬氣（Ar，用於表面清潔）。供應格局較為成熟，以大型工業氣體商（林德、液化空氣）為主。

三、EDA與設計工具

混合鍵合對晶片版面配置提出額外約束（如銅盤密度均勻性、熱機械應力協同設計），需要先進封裝設計套件支援。Cadence、Synopsys、西門子EDA均已推出晶片-封裝協同設計平台。公開資料未見這些工具中混合鍵合專用模組的獨立營收或市佔率資料；行業調研顯示該模組通常作為先進封裝工具集的組成部分捆綁銷售。

四、在建產能與資本支出訊號

• Besi在2024Q4財報電話會中提及，其2025年用於混合鍵合裝置的資本支出預算將增長約50%（具體金額未單獨拆分）。
• 台積電在法說會未單獨揭露SoIC裝置採購清單，但2024年先進封裝資本支出（含CoWoS、SoIC等）約佔其總資本支出的10%，總額約30億美元（公司公告，2024年10月法說會揭露）。其中SoIC具體佔比未公開。

下游

銅-銅鍵合下遊需求具有”高階集中、階梯滲透”的特徵：當前超過80%的需求量集中於AI算力晶片與高頻寬儲存器（HBM），但向高效能SoC、CIS、光電器件等領域的擴散正逐步推進。

一、高頻寬儲存器——混合鍵合的第一大批次應用

HBM（High Bandwidth Memory）是當下採用銅-銅鍵合（含微凸點過渡與混合鍵合前瞻）最密集的產品。其邏輯是：HBM堆疊層數愈高、單層厚度愈薄、頻寬需求愈大，就對微凸點間距提出愈加嚴苛的限制。

• SK海力士在2024年量產的HBM3E 12層產品仍以銅柱+焊料帽為核心互連方案（間距約25μm），但其2025年下半年規劃的HBM4已公開宣佈匯入混合鍵合（見2024年9月投資者日活動演示材料），目標將互連間距縮減至約10μm以下區間並顯著降低每位元能耗。
• 三星電子在2024年10月宣佈其HBM4研發也將採用混合鍵合（公司官方部落格）。
• 美光在2024年公開文獻中表示”評估”混合鍵合路徑，具體量產節點尚未明確承諾。

公開資料引用：根據TrendForce 2025年Q1 DRAM產業報告，2024年全球HBM市場規模約182億美元，預計2025年增至約325億美元（年增率增長約79%），其中SK海力士市佔率約53%（以營收計），三星約35%，美光約12%。TrendForce未單獨拆分混合鍵合貢獻的營收比例，但指出”HBM4全面匯入混合鍵合將成為2025–2026年最明確的技術趨勢之一。”

二、AI算力晶片——3D整合拉動的直接需求

以GPU、AI加速卡為代表的高效能邏輯晶片，是混合鍵合另一核心增長極。

• AMD 自2022年起量產3D V-Cache技術（Ryzen 7 5800X3D），將額外的L3快取晶片以混合鍵合垂直堆疊於計算晶片之上。2024年與2025年的迭代版本（Ryzen 9000系列X3D型號）延續了這一架構。AMD在2024年Q4財報電話會中表示，3D V-Cache已成為其高階桌面CPU的核心差異化指標，帶動ASP（平均售價）提升。
• 台積電SoIC（System on Integrated Chips）平台：面向無晶圓廠客戶提供的混合鍵合封裝服務。公開資訊顯示，AMD是首批大客戶，來自大型雲端服務商的AI ASIC專案也在匯入SoIC。台積電在2024年4月技術論壇上透露，SoIC產能較2023年已翻倍，2025年計劃再擴產50%，但未透露絕對產能數字。

三、行動端SoC及消費電子

混合鍵合的厚度減薄優勢（相比微凸點可減少十幾微米的Z軸高度）吸引行動端關注，但成本約束是商業化的主要阻力。

• Apple在2025年釋出的基礎款iPad中是否在其M系列晶片匯入混合鍵合，截至2025年7月分析師預測存在分歧，尚未有可交叉驗證的供應鏈報告確認。
• CMOS影像感測器是銅-銅鍵合的最早消費級應用（索尼自2015年起在堆疊式CIS中使用），目前仍為混合鍵合的穩定存量市場，但增速平緩。

四、伺服器/資料中心基礎設施

• 博通的Tomahawk 5交換器晶片、輝達的Grace CPU+GPU超算節點，均依賴先進封裝實現Die-to-Die高頻寬連線——不過這些設計中是否需要混合鍵合級別（<10μm間距）的互連，具體技術選型屬客戶未公開資訊。行業推斷多數此類應用目前仍以微凸點2.5D為基準。

總體需求結構判斷：據Yole Group 2024年先進封裝報告（報告編號YRADV24001），2024年全球先進封裝市場（含2.5D/3D、FCBGA等）總規模約466億美元，其中3D堆疊相關部分約89億美元，Yole預計該部分將以年均約21%的增速至2029年達到約230億美元。特別提示：該3D堆疊口徑包含微凸點互連和混合鍵合的總和，Yole未拆分混合鍵合獨立佔比。

受益公司

以下列舉在銅-銅鍵合（特別是混合鍵合）產業鏈不同環節版面配置或受益的公開上市公司。不構成任何投資推薦。 所有資訊基於公司年報、法說會及可信行業報告，擷取自2024–2025年可公開獲取的最新資料來源。

一、裝置環節

公司（上市地）	鍵合混合鍵合地位	2024年相關營收/市場訊號	資料來源
Besi（泛歐交易所）	混合鍵合鍵合機市佔率領先	混合鍵合相關營收約1.8億歐元（2024全年），Q4訂單年增率增長強勁	公司FY2024年報
應用材料（納斯達克）	CMP、PVD等裝置綜合供應商；混合鍵合生態受益者	先進封裝相關營收（含CMP）未單獨揭露口徑；2024全年公司總營收約271億美元	公司FY2024年報
Tokyo Electron（東京交易所）	鍵合及前道光刻塗膠顯影協同供應商	未單獨揭露鍵合裝置營收	—
ASMPT（港交所）	TCB鍵合機頭部供應商，積極版面配置混合鍵合	2024全年半導體裝置訂單約4.62億美元（含TCB），混合鍵合產品處於研發/送樣階段	公司FY2024年報

二、材料環節

公司（上市地）	相關業務	2024年營收/市場訊號	資料來源
Entegris（納斯達克）	CMP漿料、高純化學品；銅CMP拋光液與清洗方案	先進材料解決方案部門2024全年營收約25.6億美元（未再按CMP漿料拆分）	公司FY2024年報
安集科技（上交所科創板，688019）	銅及阻擋層CMP拋光液國產龍頭企業	2024全年營收約14.5億元人民幣，未單獨揭露先進封裝營收佔比	公司2024年度業績快報
江豐電子（深交所創業板，300666）	高純濺射靶材（銅、鉭等）	2024全年營收約31.8億元人民幣，先進製程/封裝靶材營收具體比例未揭露	公司2024年度業績預告

三、技術應用與整合商

公司（上市地）	技術路線/產品	量產狀態	來源
台積電（臺交所/紐交所）	SoIC混合鍵合平台	量產（2022年起為AMD供貨，2024年擴產中）	公司技術論壇、法說會公開資訊
英特爾（納斯達克）	Foveros Direct（混合鍵合）	2024年已宣佈量產規劃，配備於Meteor Lake及後續產品	2024年Intel Innovation大會
三星電子（韓國交易所）	邏輯代工3D封裝 + HBM4混合鍵合	3D封裝小批次；HBM4目標2025–2026年匯入	三星半導體2024年Blog及SAFE論壇
SK海力士（韓國交易所）	HBM3E微凸點為主；HBM4混合鍵合規劃	HBM3E已量產；HBM4混合鍵合目標2025H2	2024年9月投資者日演示
AMD（納斯達克）	3D V-Cache（混合鍵合）	已量產多代，2025年迭代產品在售	公司產品釋出會/財報電話會

市場規模

特別警示：截至2025年7月，公開資料未見專門針對”銅-銅鍵合”或”混合鍵合”的獨立市場規模第三方統計——它是先進封裝/3D堆疊的子集，而幾乎所有第三方報告均將混合鍵合與微凸點等互連技術打包統計。以下給出的口徑均為”包含混合鍵合在內的3D堆疊封裝”大圖景，請勿直接等同於混合鍵合的獨立市場。

可用資料點（時效性2024至2025年Q1報告）：

• Yole Group 2024年報告（YRADV24001）口徑：

  • 2023年全球3D堆疊封裝市場（含晶片-晶圓-襯底各層級堆疊、覆蓋不同互連技術）約為73億美元。
  • 2024年預估約89億美元（YoY增長約22%），主要拉動來自HBM容量擴充和AI邏輯晶片的3D整合。
  • 預測至2029年約230億美元（對應2024–2029年CAGR約21%）。Yole並未拆分混合鍵合的佔比；行業普遍經驗推斷為當前混合鍵合佔比不高（估計約10–15%），但2027–2029年隨HBM4/SoIC的放量佔比將顯著上升——該佔比估計來自券商推斷，非Yole原始資料，僅供方向性參考。

• 後道裝置由鍵合機推動的增量市場：

  • Besi在2024年報中援引第三方機構估計，認為混合鍵合相關裝置市場（鍵合機+配套檢測）2024年約2.5–3億美元，並將於2028年增長至約15–20億美元（CAGR約60%+）。該組資料並非來自獨立調研機構的公開報告原文，而是Besi年報管理層展望部分對機構資料的引用，其具體來源未註明，請視為企業引導性前瞻陳述。

• 中國市場的相關資本支出：

  • 中國先進封裝裝置市場近年保持高增速，但以TCB焊線機、CMP等後道通用裝置為主；滿足混合鍵合精度要求的鍵合機目前仍以進口為主，國產化率接近0（據中國半導體行業協會封裝分會2024年11月年會公開報告）。公開資料未見中國獨立市場規模數字。

結論：銅-銅鍵合（含混合鍵合）在2024年的直接商業規模估計在數億美元至十億美元區間，目前巢狀在規模更大的3D封裝市場中快速增長。建議持續追蹤Besi年度訂單、台積電SoIC擴產進度與HBM4匯入節奏作為同步驗證變數。

玩家對比

本段從四個維度比較銅-銅鍵合賽道上的主要企業，聚焦可公開獲取的技術引數和產能資訊。

一、鍵合間距的技術層級（截至2025年7月已知公開揭露）

企業	量產最小間距（2024–2025）	公開研發展示的最小間距	來源
台積電 SoIC	約2–3μm（用於3D V-Cache）	≤1μm（2023 IEDM展示）	台積電技術論文
英特爾 Foveros Direct	未揭露具體量產間距	≤2μm（2024年Intel Innovation展示）	Intel公開演示
Besi 裝置平台	未直接生產晶片；裝置支援≤1μm間距	客戶已使用其裝置演示<1μm鍵合	Besi 2024年報/ECTC合作論文
SK海力士 HBM4	目標<10μm（混合鍵合，2025H2計劃）	未公佈更小間距研發具體資料	2024.9投資者日演示
三星 HBM4	目標接近SK海力士水平	未公佈	三星半導體2024Blog

二、裝置商的市佔率格局

• 鍵合機：Besi在混合鍵合裝置市場公開市佔率領先（其在2024年報中稱”絕大部分”邏輯代工與HBM客戶的混合鍵合裝置訂單由其獲得，但未給出具體份額數字；EV Group和Tokyo Electron為競爭者）。
• CMP：應用材料和荏原製作所合計據估計佔全球銅CMP裝置市場約70%（SEMI 2024年資料，口徑包含前道和先進封裝CMP）。

三、垂直整合與開放生態差異

• 台積電（代工+封裝一體化）：通過SoIC將混合鍵合與其前道製造、CoWoS等後道工藝整合為”一站式”方案，客戶一旦採用SoIC，技術遷移成本較高；這是其核心競爭壁壘。
• 英特爾（IDM內部化）：Foveros Direct主要服務於自身產品戰略，其生態開放性低於台積電。
• 三星（IDM+代工雙線）：在HBM與邏輯兩個維度分別匯入混合鍵合，但目前邏輯端3D封裝客戶基礎較台積電狹窄。
• SK海力士（儲存專用）：聚焦記憶體領域，購買外部裝置自行建置混合鍵合工藝，本質是”使用者+整合者”角色。其大規模匯入混合鍵合的意願將直接影響裝置商的訂單可見度。

四、產能爬坡與資本效率

台積電SoIC產能絕對值未公開揭露，但可通過定性資訊評估：

• 2024年臺積電錶示SoIC產能年增率翻倍。
• 2025年規劃再擴約50%。 相比之下，英特爾與三星在3D混合鍵合上的外售產能均處於起步階段。因此就”2025年第三方可獲得混合鍵合量產產能”這一維度，台積電處於明顯領先地位。缺乏具體晶圓數、月產能等量化資料，無法進行更精確比較。

風險

銅-銅鍵合（尤其是混合鍵合路線）在技術前景確定的同時，面臨著不可忽視的多重風險。

一、技術路線替代風險

• 混合鍵合為主要路線≠“唯一通途”。當前HBM4轉向混合鍵合雖為行業共識，但如果未來出現可替代的超低功耗互聯技術（如光學互聯、石墨烯互聯、混合鍵合+矽橋相容路線等），可能分流銅-銅鍵合的一部分技術地位。目前光學互聯在片間/主機板級已有Demo（如輝達2024年GTC展示的片間光互聯），但在Die-to-Die尺度替代銅鍵合尚屬遠期可能性，無商業化時間表。

二、良率爬坡與成本下降不及預期

混合鍵合的最大軟肋是”零返修”——一旦完成鍵合，無法像焊料連線那樣進行區域性重熔修復。一片12英寸晶圓包含數萬個至數十萬個鍵合點，任意一個點的失效都可能造成整塊晶片報廢。目前行業在SoIC/HBM上的鍵合良率未公開具體數值，但已知台積電SoIC服務於高階（GPU/CPU）市場，客戶對成本敏感度相對較低，大規模向消費電子滲透所需的良率-成本拐點何時到來，存在不確定性。

三、需求集中度過高的週期風險

2024–2025年的銅-銅鍵合需求增量高度依賴AI訓練/推論基建資本支出的持續性。若全球雲端服務商（CSP，雲端服務提供商）的AI資本支出增速放緩（如出現AI應用變現低於預期、宏觀經濟收縮等情形），HBM和AI算力晶片的訂單量將直接傳導至上游鍵合裝置需求。此時，鍵合裝置商可能面臨訂單遞延或取消的風險——Besi在2024年年報的風險因素中已明確提及”客戶集中度與AI投資週期”為潛在風險。

四、供應鏈集中度與地緣政治風險

• 裝置端：量產級混合鍵合機市場高度集中於Besi等少數歐美/日系供應商，對華出口受國際出口管制政策（如荷蘭政府自2024年9月起實施的針對先進半導體裝置的出口許可要求）直接影響，造成中國本土代工/儲存企業獲取此類裝置的週期與成本存在巨大不確定性。
• 材料端：高階CMP漿料（特別是<10nm磨粒、高純化學品配方）同樣集中在美國、日本、德國幾家供應商手中，切換供應商所需驗證週期通常達12–18個月。

五、智慧財產權與專利風險

混合鍵合核心工藝（CMP碟形控制、等離子體活化引數、鍵合後熱處理曲線）被台積電、Besi、EV Group、索尼等先行者通過專利組合覆蓋。中國本土企業進入該領域時，需高度關注專利壁壘與交叉許可的可行性。公開資料未見中國企業在銅-銅混合鍵合領域獲得可量化規模應用的自主專利組合。

誤讀糾偏

誤讀1：“銅-銅鍵合就是把兩塊銅晶片熱壓焊接在一起，本質上是焊接的一種。”

事實：銅-銅鍵合的機制是固態擴散，焊接是基於液相/固相共存和凝固。銅-銅鍵合全程不經歷液態相，也不引入焊料中間層——這使得它能在遠低於銅熔點（1085°C）的溫度下完成鍵合，並避免液態擴散帶來的橋接和IMC問題。將二者混淆，會嚴重低估該技術在表面平整度、潔淨度和對準精度上所面臨的極端工藝門檻。

誤讀2：“混合鍵合因為要同時考慮銅和介電層兩種材料，工藝比純銅鍵合更復雜，所以不一定是主流路線。”

事實：這是理解反了。正是憑藉介電層的室溫預貼合實現了初步自對準，才降低了最終銅盤對準的難度。如果試圖直接讓兩片純銅表面（無介電層）在大間距要求（>5μm）下實現可靠對準，難度和成本並不會更低，且無法突破超高密度所帶來的電隔離難題。僅就<2μm間距而言，混合鍵合是目前唯一已實現早期量產的方案；“純銅鍵合+超小間距”的理想組合仍停留在學術研究階段。

誤讀3：“鍵合溫度越低越好，不到200°C的低溫鍵合就是比300°C的更先進。”

事實：降低鍵合溫度對減少熱應力和擴大工藝相容性名副其實有益，但溫度-時間是互相補償的：溫度降低需延長鍵合時間以提供足夠的擴散啟用能。如果溫度太低（如<200°C），擴散速率急劇下降，即使延長退火時間也無法在合理產能視窗內達成充分鍵合強度，空洞率或長期可靠性風險上升。另外，許多”超低溫鍵合”研究是在特殊表面活化預處理（如超高真空原子級潔淨）或特殊銅合金種子層下進行的，和大規模量產工藝差異性較大。評估一個方案”是否先進”須綜合考量鍵合溫度+鍵合時間+鍵合強度+介面空洞率+量產產能。

誤讀4：“現在既然HBM和AI晶片都用了銅-銅鍵合，那就說明這個技術已經足夠便宜，隨時可以普及到手機處理器上。”

事實：率先匯入的是對成本最不敏感、對效能最飢渴的高階晶片（單價數千至上萬美元）。消費級處理器/SoC對每平方毫米成本極為敏感——目前混合鍵合的增量封裝成本遠高於傳統倒裝焊，量產規模也仍遠不足以拉動良率和產能利用率到”平民化”水平。向智慧手機處理器滲透將是技術成熟度（良率→95%+）、裝置折舊和競爭格局多重因素共振的結果，行業普遍預期這一時點最早在2027–2028年之後。

最新事件

本節按時間倒序列出與銅-銅鍵合直接相關的可公開驗證事件（截至2025年7月）。

• 2025年Q2 | SK海力士在行業會議透露HBM4混合鍵合進展。在2025年6月舉辦的Symposium on VLSI Technology上，SK海力士發表論文展示了面向HBM4的混合鍵合介面特性，報告了0.1%以下介面空洞率與-55~150°C熱迴圈1000次後電阻變化<5%的實驗資料。量產化時間表在此次演示中與2024年投資者日保持一致（2025H2開始初期量產）。

• 2025年Q1 | 台積電宣佈SoIC產能再擴計劃。台積電2025年Q1法說會（4月17日）重申先進封裝產能依然緊張，SoIC產能2025年預計年增率增長約50%；CFO表示先進封裝資本支出將維持營收佔比~10%的水平。

• 2024年Q4 | Besi年度財報揭露混合鍵合裝置訂單持續增長。Besi 2024年報（2025年2月28日釋出）顯示，混合鍵合相關裝置營收約1.8億歐元，年增率增長超過50%；管理層預測2025年混合鍵合裝置營收將翻倍，訂單能見度覆蓋至2025年Q4。公司提到”在手的長期架構協議涵蓋3家頭部邏輯代工廠與2家主要HBM製造商。”

• 2024年Q3 | 英特爾Foveros Direct公佈具體技術指標。2024年9月Intel Innovation大會上，Intel首次公開Foveros Direct（其混合鍵合技術品牌）的工程規格：支援≤2μm間距、鍵合溫度<300°C、目標用於Arrow Lake後續代計算模組（Compute Tile）的垂直堆疊。2025年Q2的Computex展會上，Intel展示了搭載Foveros Direct的工程樣品晶片。

• 2024年6月 | 索尼與豪威科技在CIS混合鍵合技術授權糾紛達成和解。雙方在2024年6月向美國ITC聯合提交終止調查動議，結束了為期兩年的圍繞CMOS影像感測器混合鍵合專利的訴訟（美國ITC案號337-TA-1362）。具體和解條款未公開，但行業普遍認為此項和解有利於混合鍵合在影像感測器以外的領域加速推廣（減少專利不確定性）。

• 2024年3月 | 中國大基金三期成立，先進封裝裝置被列入重點投向。國家積體電路產業投資基金三期於2024年5月24日正式成立，註冊資本3440億元人民幣；公開報道指出，先進封裝裝置及材料是其重點投資方向之一。但具體投向混合鍵合裝置國產化的金額與支援方式尚未揭露。

追蹤指標

以下指標建議作為持續追蹤銅-銅鍵合產業化進展的主要觀察點。

一、技術里程碑

• 台積電、英特爾在IEDM/ECTC/Symposium on VLSI Technology上公開的鍵合間距記錄（若≤1μm進入風險量產驗證，將對產業鏈裝置規格提出迭代要求）。
• HBM4/HBM4E的混合鍵合良率爬坡報告——特別是SK海力士2026年Q1的HBM4量產出貨後的首份良率資料（通常在後繼財報電話會提及）。
• 學術界/工業界關於<200°C低溫混合鍵合的大尺寸晶片演示（不僅是小型測試die），這是向成本敏感型產品擴散的關鍵技術訊號。

二、商業供需指標

• Besi季度新增訂單（特別是混合鍵合部分）：Besi每季財報中的”Order Intake – Hybrid Bonding”分類，是混合鍵合市場需求的最直接即時指標。
• 台積電法說會中先進封裝營收佔比與SoIC擴產節奏描述：CFO定性措辭（如”緊張”→“寬鬆”的變化）以及是否給出SoIC絕對產能數字，是判斷供需拐點的視窗。
• HBM產能擴張：跟隨TrendForce/集邦諮詢的季報，關注HBM總月產能和其中HBM4佔比——後者是混合鍵合的終端需求同步指標。
• 三大雲端服務商（AWS/Microsoft Azure/Google Cloud）季度AI資本支出：此為AI晶片需求的先行指標，約1–2季度傳導至HBM和先進封裝訂單。

三、供應鏈安全與國產化觀察

• 中國國產鍵合機（如華卓精科等）是否獲得國內邏輯或儲存廠商的”首臺套”驗證訂單的可交叉驗證公告（非單一企業新聞稿聲稱）。
• 荷蘭/美國/日本對華先進封裝裝置出口管制政策的更新動態：若禁令範圍從EUV/DUV光刻延伸至鍵合對準精度閾值（如≤500nm水平的鍵合機），中國本土3D整合計劃將受到極大衝擊。
• 中國CMP拋光液/超高純靶材企業在先進封裝規格產品上的營收佔比變化：該等企業通常在年報中揭露”先進製程/封裝營收佔比”口徑，可作為國產材料替代進展的波浪式參考。

四、成本下探訊號

• 有任何頭部公司（如Apple、高通、聯發科）在其非旗艦移動SoC中公開匯入混合鍵合，即為消費級市場打破成本牆的明確訊號。
• 鍵合裝置供應商推出”高吞吐量混合鍵合平台”（如單片晶圓鍵合節拍≤30分鐘級），有助於降低單次鍵合折舊成本，加速規模擴散。

信源

以下是關於銅-銅鍵合查詢高可靠性資訊的主要渠道，按型別與推薦度排列。

一、高價值一手信源

• 企業法定資訊揭露：

  • 台積電季度法說會資料及年度報告（官網 Investor Relations）
  • 英特爾年度報告及Intel Innovation技術大會演示材料
  • Besi年報與季度財報（官網可查）
  • SK海力士、三星電子投資者關係頁面（英文/韓文可用）
  • AMD產品釋出稿及財報電話會紀要

• 學術/工業會議論文（經同行評議，代表技術最前沿）：

  • IEEE Electronic Components and Technology Conference (ECTC) 年會——封裝領域規模最大、最權威的工業會議
  • IEEE International Electron Devices Meeting (IEDM)——器件與工藝終極技術節點
  • Symposium on VLSI Technology——邏輯/儲存工藝頂級會議
  • 上述會議論文可通過IEEE Xplore資料庫檢索，關鍵詞：“Cu-Cu Hybrid Bonding”, “Sub-micron Pitch Bonding”, “Wafer-to-Wafer Hybrid Bonding”, “Die-to-Wafer Bonding”。

二、第三方資料庫與報告（注意口徑）

• Yole Group（原Yole Développement）：年度《Advanced Packaging Report》（2024版編號YRADV24001）、《3D & Hybrid Bonding》專題報告。注意：其市場規模口徑通常含微凸點互連，引用時需澄清統計邊界。
• **TrendForce /