Gearbox 光模組(Gearbox Optical Module)
3 秒看懂
一句話定義: Gearbox 光模組 = 內建速率/通道變換晶片(Gearbox / DSP)的光收發模組,負責在主機側(Host-side)電氣介面與線路側(Line-side)光學介面之間做”變速”橋接——不同的通道數、不同的單通道速率、乃至不同的調變格式(NRZ↔PAM4),都靠這顆晶片完成轉換。
核心價值: 沒有 Gearbox,交換晶片的 SerDes 介面和光器件的驅動能力就無法”對齊”,整個鏈路跑不通。它是資料互聯速率代際升級過程中的關鍵膠水件。
3 分鐘產業解釋
為什麼需要”變速箱”?
想像一輛汽車:發動機(交換晶片/ASIC)輸出的轉速(電訊號速率/通道數)和車輪(光纖鏈路)需要的轉速不一樣,中間必須有一個變速箱來匹配。
在資料中心光互連中,這種”轉速不匹配”非常普遍:
| 場景 | 主機側電氣介面 | 線路側光學介面 | 是否需要 Gearbox |
|---|---|---|---|
| 早期 100G CFP | 10×10G NRZ | 4×25G NRZ(WDM) | ✅ 10→4 通道變換 |
| 100G QSFP28 CWDM4 | 4×25G NRZ | 4×25G NRZ(WDM) | 視設計而定 |
| 400G QSFP-DD FR4 | 8×50G PAM4 | 4×100G PAM4(WDM) | ✅ 速率×通道雙變換 |
| 400G OSFP DR4 | 4×100G PAM4 | 4×100G PAM4 | 可簡化或免 Gearbox |
| 800G OSFP / QSFP-DD800 | 8×100G PAM4 | 8×100G 或 4×200G | ✅(方案相關) |
注:上表為典型方案示意,具體模組設計因廠商、標準版本而異,部分配置可能採用線性驅動(Linear Drive)方案替代傳統 Gearbox DSP。
產業位置
交換 ASIC Gearbox 光模組 光纖鏈路
┌──────────┐ 電氣介面 ┌─────────────────────┐ 光介面 ┌────────┐
│ SerDes │──────────────▶│ [Gearbox/DSP] │───────────▶│ 對端 │
│ Tx/Rx │ (多通道NRZ │ ↕ 速率變換 │ (少通道 │ 模組 │
│ │ 或PAM4) │ ↕ 通道對映 │ PAM4/ │ │
│ │ │ [Driver/TIA] │ WDM) │ │
│ │ │ [雷射器/PD] │ │ │
└──────────┘ └─────────────────────┘ └────────┘
產業規模(定性)
- 全球資料中心光模組市場在 2023 年估計約 100–120 億美元量級[行業估算],其中 100G 及以上速率的高速光模組佔據主要份額。
- Gearbox 功能是絕大多數 200G/400G 模組的標配元件,800G 時代部分場景開始探索去 DSP 的線性方案。
- Gearbox/DSP 晶片佔光模組 BOM 成本的顯著比例,在某些設計中是成本最高的單一器件[行業估算]。
15 分鐘專家深入
核心功能分解
Gearbox 模組內部的訊號處理鏈路可分為三個階段:
1. 主機側接收(Host-side Rx)
- 從交換 ASIC 的 SerDes 輸出接收多路電氣訊號
- 訊號格式通常為 NRZ(25G/通道時代)或 PAM4(50G+/通道時代)
- 需要 CDR(時鐘資料恢復)鎖定輸入訊號
2. Gearbox/DSP 核心處理
- 通道對映(Lane Mapping): 將 N 路電氣通道對映到 M 路光學通道(如 8→4、4→4 等)
- 速率轉換: 若電氣通道和光學通道的單通道速率不同,需要 SerDes 重定時或 FEC 重編碼
- 調變格式轉換: 如電氣側 NRZ → 光學側 PAM4(或反之),DSP 完成符號對映、脈衝整形
- FEC 處理: 多數方案會經過前向糾錯編解碼,增加冗餘以提升鏈路 BER 效能
- 均衡與補償: 包括 CTLE(連續時間線性均衡)、DFE(判決反饋均衡)、預加重等,補償PCB走線和聯結器帶來的訊號劣化
3. 線路側發射(Line-side Tx)
- 驅動雷射器(EML/DML/矽光調變器等)將電訊號轉換為光訊號
- 可能涉及 WDM(波長分波多工)合波,將多路光訊號複用到單根光纖
關鍵效能引數(定性)
| 引數 | 典型範圍 | 說明 |
|---|---|---|
| Gearbox DSP 功耗 | 模組總功耗的重要組成部分 | 400G 模組總功耗通常在 8–12W 量級[行業估算],DSP 佔比可觀 |
| 附加延遲 | 通常在幾十到幾百納秒量級 | FEC 編解碼是主要延遲來源 |
| 支援 FEC 型別 | KR4 FEC / KP4 FEC 等 | 代際越高,FEC 開銷和糾錯能力越強 |
| 電氣介面通道數 | 4 / 8 / 16 路 | 取決於模組 form factor 和速率 |
| 光學介面通道數 | 1 / 4 / 8 路 | 取決於 DR/FR/LR 標準 |
⚠️ 以上為定性描述和行業估計範圍,具體數值因晶片廠商、模組設計、工作條件差異較大。無充分公開資料來源,不列精確數字。
與”線性驅動”方案的關鍵區別
近年來一個重要趨勢是 LPO(Linear Pluggable Optics)/ 線性驅動方案——去掉 DSP/Gearbox 晶片,用純模擬線性電路驅動光器件:
| 維度 | Gearbox/DSP 方案 | 線性驅動(Linear Drive)方案 |
|---|---|---|
| 訊號處理 | 數字域完整處理(CDR+FEC+EQ) | 模擬域線性放大,無 CDR/FEC |
| 功耗 | 較高 | 較低(省去 DSP 功耗) |
| 延遲 | 較高(FEC 引入延遲) | 極低(亞納秒級) |
| 互操作性 | 標準化程度高 | 對主機側 SerDes 質量要求更高 |
| 成本 | DSP 晶片成本顯著 | 模擬晶片成本較低 |
| 適用場景 | 通用互連、長距 | AI 叢集短距互連(< 2km) |
| 產業鏈成熟度 | 成熟 | 快速發展中,標準化進行中 |
技術原理
Gearbox DSP 內部架構(示意)
┌──────────────────────────────────────────────────────────────────┐
│ Gearbox / PAM4 DSP 晶片 │
│ │
│ ┌─────────┐ ┌──────────┐ ┌───────────┐ ┌────────────┐ │
│ │ Host Rx │ │ Lane │ │ FEC │ │ Line Tx │ │
│ │ CDR + │───▶│ Map & │───▶│ Encoder │───▶│ Driver │ │
│ │ CTLE/DFE │ │ Rate │ │ (KP4等) │ │ + PAM4 │ │
│ │ │ │ Adapt │ │ │ │ Modulator │ │
│ └─────────┘ └──────────┘ └───────────┘ └────────────┘ │
│ ↑ │ │
│ N lanes in M lanes out │
│ (e.g. 8×50G PAM4) (e.g. 4×100G PAM4) │
│ │
│ ┌─────────┐ ┌──────────┐ ┌───────────┐ ┌────────────┐ │
│ │ Line Rx │ │ De-Map │ │ FEC │ │ Host Tx │ │
│ │ CDR + │◀──│ & Rate │◀──│ Decoder │◀──│ Driver │ │
│ │ TIA+EQ │ │ Adapt │ │ │ │ │ │
│ └─────────┘ └──────────┘ └───────────┘ └────────────┘ │
│ M lanes in N lanes out │
└──────────────────────────────────────────────────────────────────┘
訊號處理關鍵步驟
① NRZ → PAM4 轉換(以 25G NRZ → 50G PAM4 為例)
NRZ 訊號: ┌──┐ ┌──┐ ┌──┐ ┌──┐
│ │ │ │ │ │ │ │ 每個符號攜帶 1 bit
───┘ └──┘ └──┘ └──┘ └──
PAM4 訊號: ┌─┐┌─┐┌─┐┌─┐┌─┐┌─┐┌─┐
│3││1││2││0││3││1││0│ 每個符號攜帶 2 bits
│ ││ ││ ││ ││ ││ ││ │ (4個電平: 0/1/2/3)
───┘ └┘ └┘ └┘ └┘ └┘ └┘ └──
效果: 2×25G NRZ (2×25 Gbps = 50 Gbps)
→ 1×50G PAM4 (1 symbol × 2 bits × 25 GBaud = 50 Gbps)
通道數減半,單通道波特率不變,總頻寬相同
② 通道對映(Lane Mapping)
典型 400G-FR4 方案:
Host 側: 8 lanes × 50G PAM4 電氣
= 8 × 50 Gbps = 400 Gbps 總頻寬
↓ Gearbox 對映 + FEC 編碼
Line 側: 4 lanes × ~106.25G PAM4 光學 (含 FEC 開銷)
= 4 × ~106 Gbps ≈ 400+ Gbps (含冗餘)
4路波長通過 CWDM4/WDM 複用到單根光纖
③ FEC 編碼的作用
輸入 BER (Raw BER): ~10⁻⁴ (光鏈路典型)
↓ KP4 FEC (約 5.8% 開銷,淨編碼增益約 6.4 dB)
輸出 BER (Post-FEC): < 10⁻¹⁵ (滿足資料中心誤位元速率要求)
注:具體 FEC 型別(KR4/KP4/OFEC等)、編碼增益和開銷比例因標準和代際不同。上述 KP4 引數(約 5.8% 開銷,約 6.4 dB 編碼增益)對應 RS(544,514),為典型值;具體實現可能略有差異。
技術演進史
里程碑時間線
2010-2012 │ 40G 時代(模組以直驅為主,Gearbox 概念未萌芽)
│ 典型為 4×10G NRZ 端到端,無通道/速率變換需求
│
2014-2016 │ 100G 時代開啟,Gearbox 概念萌芽並應用
│ CFP/CFP2/CFP4 模組廣泛應用 Gearbox
│ 10×10G NRZ → 4×25G NRZ (CFP)
│ Gearbox 晶片主要由 Broadcom、Semtech 等提供
│
2017-2018 │ 100G QSFP28 成為主流
│ 4×25G NRZ 端到端,部分場景 Gearbox 簡化
│ PAM4 調變開始在 400G 標準化中確立
│
2019-2020 │ 400G 時代到來
│ 8×50G PAM4 電氣 → 4×100G PAM4 光學(FR4/DR4)
│ Gearbox + PAM4 DSP 成為核心
│ 主要 DSP 供應商: Broadcom、Inphi(後被 Marvell 收購)、MaxLinear
│
2021-2022 │ 400G 大規模部署,800G 標準推進
│ 800G 方案: 8×100G PAM4 電氣,光學側配置多樣
│ LPO(線性驅動)概念興起,挑戰傳統 Gearbox 方案
│
2023-2024 │ 800G 部署加速,1.6T 標準討論
│ 單通道 200G(PAM4 或 PAM6/PCS)成為下一代焦點
│ Gearbox DSP 面臨功耗、成本、延遲的持續最佳化壓力
│ 線性驅動方案在 AI 叢集短距場景獲得更多關注
│
2025+ │ 1.6T 模組預計逐步成熟
│ Gearbox 架構可能向更整合化演進(與交換 ASIC co-packaged)
│ 線性驅動 vs. Gearbox 的路線之爭持續
技術代際躍遷的核心驅動力
| 代際躍遷 | 核心技術變革 | Gearbox 角色變化 |
|---|---|---|
| 40G → 100G | NRZ 速率 10G→25G | 通道變換需求出現 |
| 100G → 400G | NRZ → PAM4 調變 | DSP 成為必需品,Gearbox + PAM4 處理合一 |
| 400G → 800G | 單通道 50G→100G PAM4 | 功耗和成本壓力增大,線性方案興起 |
| 800G → 1.6T | 單通道 200G(方案待定) | 架構可能分化:DSP vs. Linear vs. CPO |
技術路線對比
模組內部驅動方案對比
| 維度 | 傳統 Gearbox/DSP 方案 | 線性驅動(LPO)方案 | CPO(共封裝光學) |
|---|---|---|---|
| DSP/Gearbox 晶片 | 必需 | 不需要 | 整合到交換封裝內 |
| 訊號處理域 | 數字 | 模擬 | 數字(整合) |
| 模組功耗(400G 量級) | 較高 [行業估算 8-12W] | 較低 [行業估算 5-8W] | N/A(非獨立模組) |
| 鏈路附加延遲 | 較高(~100-數百 ns,FEC 相關) | 極低(~ns 級) | 視實現而定 |
| 傳輸距離 | 靈活(DR/FR/LR 均可) | 主要短距(< 2km 為主) | 短距 |
| 互操作性 | 高(標準化完善) | 對主機 SerDes 依賴性強 | 不適用(整合方案) |
| 可插拔性 | ✅ 標準 form factor | ✅ 標準 form factor | ❌ 焊接在基板上 |
| 標準化成熟度 | 高(IEEE/OIF 標準覆蓋) | 推進中(MSA 草案階段) | 早期探索 |
| 主要適用場景 | 通用資料中心、DCI、長距 | AI 訓練叢集短距互連 | 下一代超大規模交換 |
| 技術風險 | 低 | 中(SerDes 一致性挑戰) | 高(封裝、熱管理挑戰) |
不同速率方案的 Gearbox 需求
| 模組速率 | 典型電氣側配置 | 典型光學側配置 | Gearbox 複雜度 |
|---|---|---|---|
| 100G | 4×25G NRZ | 4×25G NRZ | 低(部分方案無需) |
| 200G | 4×50G PAM4 | 4×50G PAM4 | 低-中 |
| 400G | 8×50G PAM4 | 4×100G PAM4 | 高(速率+通道變換) |
| 800G | 8×100G PAM4 | 8×100G 或 4×200G | 高 |
| 1.6T | 16×100G 或 8×200G | 方案未定 | 極高 [預計] |
注:上述配置為典型方案示意,實際產品設計因標準版本、廠商策略、客戶需求差異較大。1.6T 具體方案仍在標準化討論中。
上下游
產業鏈全景
上游(晶片/器件層)
├── Gearbox/DSP 晶片
│ ├── Broadcom(全球市佔領先)[行業估算]
│ ├── Marvell(收購 Inphi 後產品線完整)
│ ├── MaxLinear
│ └── 其他: Credo、Semtech 等
├── TIA / Driver 晶片
│ ├── Broadcom、MaxLinear、Semtech
│ └── MACOM
├── 雷射器晶片(EML/DML/VCSEL/矽光)
│ ├── Lumentum、Coherent(原 II-VI + Finisar)
│ ├── Broadcom(矽光)、Intel(矽光)
│ └── 源傑科技、光庫科技(中國供應商)
├── 光電探測器(PD/TIA)
└── 無源器件(透鏡、光纖陣列、WDM 濾波器等)
中游(模組整合層)
├── 國際廠商
│ ├── Coherent(全球份額領先)[行業估算]
│ ├── Lumentum
│ └── Cisco (Acacia)、Intel
├── 中國廠商
│ ├── 旭創科技(InnoLight)—— 全球份額前列 [行業估算]
│ ├── 新易盛(Eoptolink)
│ ├── 華工科技
│ ├── 海信寬頻(Hisense Broadband)
│ └── 光迅科技、劍橋科技等
└── 封測 / 組裝
└── 光模組組裝測試環節
下游(應用層)
├── 雲端廠商 / 超大規模資料中心
│ ├── Google、Microsoft、Amazon、Meta
│ ├── 阿里巴巴、騰訊、字節跳動
│ └── AI 訓練叢集(GPU 互連)
├── 電信運營商(DCI 場景)
├── 企業資料中心
└── 裝置商
├── Cisco、Arista、華為、H3C
└── Juniper、Nokia 等
關鍵物料成本結構(定性)
光模組 BOM 成本(典型 400G 模組示意)[行業估算,僅供參考]
┌──────────────────────────────────────────┐
│ Gearbox/DSP 晶片 ████████████ ~30-40% │ ← 成本佔比最高的單一元件
│ TIA + Driver 晶片 █████ ~15-20% │
│ 雷射器/光器件 ████████ ~20-25% │
│ 無源器件+結構件 ███ ~10% │
│ PCB + 組裝測試 ████ ~10-15% │
└──────────────────────────────────────────┘
> 具體比例因設計方案、採購規模、器件選型差異極大。
關鍵指標
衡量 Gearbox 光模組的核心引數
| 指標類別 | 具體引數 | 重要性說明 |
|---|---|---|
| 效能 | 通道速率(Gbps/lane) | 決定總頻寬上限 |
| 調變格式(NRZ/PAM4/其他) | 影響頻譜效率和 DSP 複雜度 | |
| BER(Pre-FEC / Post-FEC) | Post-FEC BER 需 <10⁻¹⁵(典型要求) | |
| 傳輸距離(m / km) | DR/FR/LR 標準劃分 | |
| 功耗 | 模組總功耗(W) | 直接影響資料中心散熱和運營成本 |
| 每位元功耗(pJ/bit) | 跨速率可比性指標 | |
| DSP 相關 | FEC 型別及開銷 | KP4 約 5.8% 開銷;影響有效頻寬 |
| DSP 延遲 | 對 AI 訓練互連尤為敏感 | |
| 均衡能力(EQ taps 數量) | 決定對 PCB 走線劣化的容忍度 | |
| 物理 | Form Factor(QSFP-DD / OSFP 等) | 決定埠密度 |
| 工作溫度範圍 | 商用級 / 工業級要求不同 | |
| 可靠性(FIT 率) | 大規模部署的關鍵指標 |
供需與市場資料
⚠️ 重要宣告: 以下市場資料來自行業估算和公開報道的粗略口徑,不同來源口徑差異較大,僅作趨勢參考,不作為精確資料引用。
需求端驅動
- AI 叢集建設浪潮: 大語言模型訓練需要大規模 GPU 互連網路,對 400G/800G 光模組需求激增。單個萬卡 GPU 叢集可能需要數萬只高速光模組[行業估算]。
- 雲端廠商資本支出增長: 北美四大雲端廠商(Google、Microsoft、Amazon、Meta)近年資本支出顯著增長,其中網路基礎設施(含光模組)是重要組成部分。
- 資料中心內部流量持續增長: 東西向流量(伺服器間通訊)佔比持續提升,推動高速互連需求。
供給端格局
- DSP 晶片供給相對集中: Broadcom 和 Marvell 在 PAM4 DSP/Gearbox 市場佔據主導份額[行業估算,具體比例未充分揭露],形成一定程度的供給瓶頸。
- 光模組製造產能向中國集中: 中國廠商(旭創、新易盛等)憑藉成本和產能優勢,在全球市場份額持續提升[行業估算]。
- 關鍵上游器件: EML 雷射器晶片、高速 TIA 等仍存在供給集中度較高的情況。
市場規模趨勢(定性)
高速光模組市場(100G+)增長趨勢 [行業估算方向]
市場規模
↑
│ ★ 800G/1.6T 驅動
│ ★ 400G 規模部署
│ ★ 400G 初期
│ ★ 100G 主力期
│ ★ 40G/100G 早期
│
└──────────────────────────────────▶ 時間
~2016 ~2019 ~2022 ~2025
> 整體呈持續上升趨勢,AI 需求帶來額外增量
> 具體數字請參考 LightCounting、Yole 等市場研究報告
代表公司與資本對映
晶片層
| 公司 | 角色 | 資本市場 | 備註 |
|---|---|---|---|
| Broadcom (AVGO) | Gearbox/PAM4 DSP 龍頭 | NASDAQ: AVGO | 同時覆蓋交換 ASIC + 光通訊晶片 |
| Marvell (MRVL) | PAM4 DSP 主要供應商 | NASDAQ: MRVL | 2021 年收購 Inphi,獲得 PAM4 DSP 產品線 |
| MaxLinear (MXL) | PAM4 DSP 參與者 | NASDAQ: MXL | |
| Credo Technology (CRDO) | 高速連線晶片 | NASDAQ: CRDO | 覆蓋 AEC、Gearbox 等產品 |
| Semtech (SMTC) | 訊號完整性晶片 | NASDAQ: SMTC |
模組層
| 公司 | 角色 | 資本市場 | 備註 |
|---|---|---|---|
| Coherent (COHR) | 全球光模組龍頭之一 | NASDAQ: COHR | 原 II-VI + Finisar 合併 |
| Lumentum (LITE) | 光器件/模組供應商 | NASDAQ: LITE | |
| 旭創科技 (InnoLight) | 全球份額前列的光模組廠商 | A股: 300308.SZ | AI 驅動 800G 模組出貨增長 |
| 新易盛 | 中國高速光模組主要廠商 | A股: 300502.SZ | |
| 華工科技 | 光模組及雷射器 | A股: 000988.SZ | |
| 光迅科技 | 光器件/模組 | A股: 002281.SZ | |
| 海信寬頻 | 光模組廠商 | 非上市(海信集團旗下) | |
| Cisco (CSCO) | 收購 Acacia,覆蓋光模組+DSP | NASDAQ: CSCO |
裝置/終端層
| 公司 | 角色 | 資本市場 |
|---|---|---|
| Arista Networks (ANET) | 資料中心交換裝置 | NYSE: ANET |
| 華為 | 交換裝置 + 自研光模組能力 | 非上市 |
| 中際旭創等下游客戶 | 雲端廠商/AI 公司 | — |
⚠️ 以上為截至撰寫時的公開資訊,不構成投資建議。公司產品線和市場地位可能隨時間變化。
投資邏輯
看多邏輯
- AI 算力需求 → 光模組需求確定性高: GPU 叢集的 scale-out 網路必須依賴高速光互連,400G/800G 光模組需求與 AI 資本支出直接掛鉤。
- 速率升級 → ASP 提升: 從 400G 到 800G 再到 1.6T,單模組價值量提升,有利於模組廠商營收增長。
- DSP 晶片格局集中 → 晶片廠商議價能力強: Broadcom、Marvell 在 Gearbox/DSP 晶片市場佔據主導,毛利率較高。
- 中國廠商份額提升: 旭創、新易盛等在全球份額持續增長,價效比優勢明顯。
關注風險
- 線性驅動(LPO)的替代威脅: 若 LPO 在 AI 短距場景大規模替代 DSP 方案,傳統 Gearbox 晶片需求可能受到衝擊。
- CPO(共封裝光學)遠期顛覆: CPO 將光學引擎整合到交換晶片封裝中,長期可能改變模組形態,但短期內不太可能大規模落地。
- 供給側集中風險: EML 雷射器、DSP 晶片等關鍵上游器件供給集中,可能形成產能瓶頸或地緣政治風險。
- 技術路線不確定性: 1.6T 及以上速率的技術方案(PAM4 vs. PAM6 vs. PCS 等)尚未完全明確,投資視窗存在不確定性。
- 競爭加劇與價格壓力: 光模組行業歷史上有較強的週期性,產能擴張後可能面臨價格競爭。
關鍵追蹤指標
- 北美雲端廠商季度資本支出(尤其 AI 相關)
- 400G/800G 光模組出貨量季度資料
- DSP 晶片供應商(Broadcom、Marvell)光通訊業務營收
- LPO 標準化和商用化進展
- CPO 原型和試產進展
常見誤讀糾偏
❌ 誤讀 1:“Gearbox 就是 DSP,DSP 就是 Gearbox”
✅ 糾正: 兩者有交集但不完全等同。
- Gearbox 最狹義的定義是”通道數/速率變換器”——純粹做 lane mapping 和 rate conversion,不一定包含複雜的 DSP 功能。
- PAM4 DSP 則是完整的數字訊號處理器,包含 CDR、均衡、FEC、調變解調等全套功能。
- 在現代高速模組(400G+)中,Gearbox 功能通常被整合在 PAM4 DSP 晶片內部,因此業界常將二者混用。但在早期 100G 時代,存在獨立的 Gearbox 晶片(僅做通道對映,不做 PAM4 處理)。
- 結論: Gearbox 是 DSP 的一個子功能,現代 DSP 晶片是 Gearbox 功能的超集。
❌ 誤讀 2:“有了 LPO,Gearbox 光模組就要被淘汰了”
✅ 糾正: LPO 不是萬能替代方案,二者將長期共存。
- LPO 依賴主機側 SerDes 的高質量模擬輸出,對 PCB 走線長度、聯結器損耗、溫度變化等更為敏感,魯棒性不如 DSP 方案。
- LPO 目前主要針對 AI 叢集內部短距互連(通常 < 2km),在長距傳輸(DCI、都會網路)場景中 DSP/Gearbox 方案仍然不可替代。
- IEEE 802.3 和 OIF 等標準組織對 LPO 的標準化仍在進行中,互操作性保障尚不完善。
- 結論: LPO 會在特定場景(短距、低延遲)分流部分市場,但 Gearbox/DSP 方案仍是通用場景的主力。
❌ 誤讀 3:“Gearbox 晶片技術含量不高,就是簡單的訊號轉發”
✅ 糾正: 現代 PAM4 DSP/Gearbox 晶片是極其複雜的混合訊號 SoC。
- 需要在極高速率(100G+/lane)下完成模數轉換、數字均衡、FEC 編解碼等功能。
- 對訊號完整性、時鐘抖動、功耗控制的要求極為嚴苛。
- 設計涉及深亞微米工藝(通常需要先進工藝節點),模擬與數字混合設計挑戰大。
- 這也是為什麼全球能做高階 PAM4 DSP 的公司屈指可數。
❌ 誤讀 4:“Gearbox 光模組只用於電信骨幹網”
✅ 糾正: 主要應用場景是資料中心內部互連,而非傳統電信骨幹網。
- 資料中心內部伺服器到 ToR(架頂交換器)、ToR 到 Spine(匯聚交換器)之間的互連是 Gearbox 光模組最大的應用市場。
- 電信骨幹網的長距傳輸通常使用相干光通訊技術,與 Gearbox/PAM4 是不同的技術路線。
- DCI(資料中心互連)的中距場景也會使用 PAM4 Gearbox 模組,但距離較短。
學習路徑
入門階段
- 理解資料中心網路架構(Spine-Leaf 拓撲)和光模組的定位