光柵耦合器
1. 3 秒看懂
光柵耦合器是矽光晶片的“光學USB介面”。它利用奈米級週期性結構，將光纖射入的光“彎折”並注入晶片內部微米級的波導中，或是逆向將晶片內的光發射到光纖。其核心價值在於讓光纖可從晶片表面而非精密側面接入，極大地降低了封裝對準難度和成本。
2. 3 分鐘產業解釋
光柵耦合器是連線宏觀世界（光纖）與微觀世界（矽光晶片）的關鍵使能器件，解決了矽光子學從實驗室走向規模商用的核心封裝難題。
- 核心價值與定位：傳統“端面耦合”需將光纖精確對準晶片邊緣薄如蟬翼的波導截面（通常不到半微米），工藝極其苛刻。光柵耦合器允許光從晶片表面垂直或呈一定角度入射，將亞微米級的對準精度要求放寬至微米級，這對準容差足以相容電子封裝產業成熟的被動對準和表面貼裝（SMT）技術，是實現低成本、可量產矽光模組的基石。
- 產業角色與鏈條：它位於產業鏈中游的“矽光晶片設計與製造”環節。向上，它依賴於代工廠（如GlobalFoundries、TSMC）對SOI晶圓的奈米級刻蝕工藝；向下，它是光模組的核心光通路介面，直接影響模組的插損預算和良率。其效能直接決定了光模組在資料中心互聯（DCI）、相干光通訊、雷射雷達（LiDAR，或光達）等應用中的功耗與成本競爭力。
- 核心效能權衡：光柵耦合器的最大優勢是封裝魯棒性和支援晶圓級測試，這能顯著降低晶片的篩選和封裝成本。然而，這是一場效能權衡：其理論耦合效率低於理想的端面耦合器，且對波長和偏振態更敏感。產業界正通過多層結構、最佳化設計等方法持續逼近其物理極限，以滿足小尺寸、低功耗應用的要求。
3. 技術原理
光柵耦合器的本質是一個在波導上整合的衍射光柵，其設計嚴格遵循布拉格條件，以實現光纖模場與波導模場間的動量匹配與高效能量轉移。
-
核心物理機制：當光纖出射的高斯光束照射到週期性結構時，光柵的倒格矢對入射光波矢進行補償，使其滿足波導導模的傳播常數要求，從而激發波導中的光學模式。通過精密設計光柵的每一個“齒”和“槽”的尺寸，可以調控輻射光場的波前與振幅分佈，使其儘可能地與光纖的高斯模場重疊，以實現最高效的功率耦合。
-
關鍵設計公式 - 相位匹配條件（傾斜入射）： 為將空氣中以角度
θ入射的光（波矢k₀）耦合進波導，必須滿足：β = k₀ · n_eff (波導) ≈ k₀ · sin(θ) ± m · (2π / Λ)- β：波導目標模式（通常為TE基模）的傳播常數。
- k₀ = 2π / λ：真空中的波數，λ為工作波長。
- θ：光纖在空氣中的入射角，通常偏離垂直面8°-12°，以抑制背向反射（背反）並最佳化方向性。
- m：衍射階數，通常為+1階，以獲得單方向輻射。
- Λ：光柵的核心設計引數，即光柵週期。通過選擇Λ，可以精確設定中心工作波長和輻射角度。
-
模式匹配設計邏輯：簡單的均勻光柵輻射場呈指數衰減，與高斯光纖模場失配嚴重，導致耦合效率低下。現代高效能光柵耦合器普遍採用變跡（切趾，Apodized）設計，即沿光傳播方向緩慢改變光柵的佔空比或刻蝕深度，從而人工合成一個近似高斯型的輻射場，使理論耦合效率大幅提升。
4. 關鍵引數
評估一款光柵耦合器的效能，需綜合考量以下多項互有制約的關鍵引數，任何單一指標都無法單獨定義其優劣。
- 峰值耦合效率 (Peak Coupling Efficiency, CE, 單位: dB)：在中心波長處，從光纖到波導的光功率傳輸百分比。這是衡量效能的首要指標。根據公開研究文獻，先進設計的典型峰值CE通常在 -1.2 dB 至 -3.0 dB（約76%至50%透光率） 之間。公開資料未見統一標準下的行業最高量產記錄。
- 工作頻寬 (Bandwidth)：通常指1-dB頻寬或3-dB頻寬，即耦合效率下降至峰值以下1dB或3dB的波長範圍。對於粗波長分波多工（CWDM）應用，需要大於40 nm的寬頻寬。變跡光柵通常可實現超過80 nm的3-dB頻寬。
- 對準容差 (Alignment Tolerance, 單位: µm)：衡量封裝魯棒性的核心指標。通常以耦合效率下降1 dB時的光纖橫向（X/Y平面）和縱向（Z軸，即工作距）偏移量來衡量。對於無源對準組裝至關重要，典型1-dB橫向容差在 ±1.5 µm 至 ±3 µm 之間【基於通用行業路徑估算】。
- 偏振相關損耗 (Polarization Dependent Loss, PDL, 單位: dB)：光柵對TE（橫電波）和TM（橫磁波）模式耦合效率的差異。標準光柵PDL極高（> 10 dB），這要求發射光源具有極穩定的偏振態。低PDL設計（如二維光子晶體光柵）是特定應用（如感測）的關鍵技術難點。
- 背向反射 (Back Reflection, 單位: dB)：光沿原路返回光纖的能量，與入射功率的比值。高背反會干擾雷射器（特別是分散式反饋雷射器，DFB雷射器）的穩定性，通過傾斜入射角設計，可將其抑制在 -20 dB 以下。
- 工藝敏感性 (Fabrication Sensitivity)：描述效能引數（尤其是CE和中心波長）對工藝波動（如刻蝕深度、側壁角度、線寬粗糙度）的容忍能力。低敏感性設計是高良率量產的前提。
5. 技術路線
光柵耦合器與邊緣耦合器（Edge Coupler）是主流的晶片級光耦合兩大技術路線，各有側重，並非相互替代關係，而是在不同應用場景下互補共存。
| 比較維度 | 光柵耦合器 (Surface-Coupled) | 邊緣耦合器 (Edge-Coupled) |
|---|---|---|
| 封裝對位精度 | 低 (典型容差 ±2 µm 級)，支援被動對準與SMT迴流焊 | 極高 (典型容差 < ±0.5 µm)，通常依賴昂貴的有源對準與透鏡輔助 |
| 晶圓級測試 (WLT) | 支援，可在劃片前完成全功能電光篩選，大幅降低成本 | 不支援，必須劃片、拋光端面後才能進行基本的光學測試 |
| 耦合效率潛力 | 中 (產品級約 -1.5 至 -3.0 dB) | 高 (產品級可達 -0.5 至 -1.5 dB) |
| 工作頻寬 | 中 (變跡設計可 > 80 nm) | 寬 (天生低色散，可覆蓋O至L波段) |
| 偏振特性 | 天生敏感 (需特殊設計降低PDL) | 不敏感 (可最佳化至極低PDL) |
| 技術成熟度 | 高，已在大規模數通光模組中廣泛驗證 | 高，在長距/相干/高效能場景佔主導 |
| 關鍵應用場景 | 短距資料中心互聯（如100G/400G/800G SR/DR）、雷射雷達、3D異質整合 | 長距相干通訊（如400G-ZR/+）、超低損耗應用、高效能運算互聯 |
6. 上游
上游環節為光柵耦合器的設計與製造提供核心原材料、EDA工具和工藝裝置。產業鏈自主化程度成為關鍵點。
- 核心原材料：
- SOI晶圓：矽光晶片的基石。全球市場由法國 Soitec 主導，其通過Smart Cut™技術提供高均勻性的8英寸和12英寸晶圓。國內方面，新傲科技、中環領先等具備生產能力，但在高階絕緣層厚度均勻性上仍有提升空間。
- 特種氣體與光刻膠：先進光刻（如深紫外光，DUV）所用光刻膠和刻蝕氣體（如SF₆， C₄F₈）主要由日本東京應化工業（TOK）、美國杜邦、德國默克等提供。
- EDA與模擬工具：光子整合晶片設計高度依賴模擬。主流工具包括 Ansys Lumerical（FDTD， MODE方案）、Synopsys RSoft 等，可進行光柵級別的三維電磁場模擬和最佳化。
- 關鍵裝置：
- 光刻機：生產光柵所需的高精度奈米結構，主要依賴荷蘭ASML的DUV浸沒式光刻機。對於研發和非關鍵層，電子束光刻（EBL）裝置，如日本JEOL提供的機型也廣泛使用。
- 刻蝕機：美國科林研發半導體（Lam Research） 和應用材料（Applied Materials） 的矽深槽刻蝕機是定義光柵形貌的核心裝置。國內中微公司在介質刻蝕領域已進入部分產線。
7. 下游
光柵耦合器作為矽光晶片的核心介面，其下游直接面向光模組製造商，並最終服務於算力與通訊網路的終端使用者。
- 光模組與光引擎：將含光柵耦合器的矽光晶片與雷射器、驅動器、光纖陣列(FAU)整合封裝為可拔插或共封裝(CPO)光學器件。全球主要廠商包括中際旭創（據LightCounting，2023年其在數通光模組市場份額居全球前列）、Coherent（原II-VI公司）、Cisco/Acacia。國內公司新易盛、天孚通訊等也深度參與該環節。
- 系統整合商與終端使用者：
- 資料中心（Hyperscaler）：如Google、亞馬遜、微軟、Meta及國內阿里、騰訊，是800G/1.6T矽光模組最大的需求方，用於AI算力叢集內部互聯（Scale-out網路）。
- 電信裝置商：華為、中興、諾基亞等，將相干矽光模組部署於城域和長距離骨幹網的密集波長分波多工（DWDM）系統中。
- 新興應用領域：雷射雷達（用於自動駕駛和工業測繪，如速騰聚創、禾賽科技在其FMCW方案中評估矽光技術）、光計算和量子金鑰分發（QKD）。
8. 受益公司
該技術價值鏈上的參與者按其角色，可劃分為以下幾類，其受益邏輯各異。
- 矽光晶片設計/IDM巨頭：
- 英特爾（Intel）：全球唯一大規模量產矽光模組的IDM，其100G至400G CWDM4/FR4模組已出貨數百萬只，光柵耦合器是其自有工藝平台的核心智慧財產權模組。
- 思科（Cisco, 收購Acacia）：在相干矽光領域擁有頂尖的設計能力，用於其DCI和電信產品線。
- 領先光模組製造商：
- 中際旭創（Zhongji Innolight）：作為輝達、Google等的主要供應商，其800G矽光模組已進入量產階段，直接受益於AI驅動的高速光互聯需求增長。
- Coherent Corp.：擁有從III-V族材料到矽光晶片再到模組的垂直整合能力。
- 專業代工廠（Foundry）：
- 格芯（GlobalFoundries）：其45CLO平台是業界應用最廣泛的矽光代工平台，為大量Fabless設計公司提供工藝支援，其PDK中固化了高效能光柵耦合器設計。
- 上游關鍵材料與裝置商：
- Soitec：作為全球最大的SOI晶圓供應商，其晶圓是製造所有SOI基光柵耦合器的起點，其產能和良率直接影響整個矽光產業的擴充套件速度。
9. 市場規模
光柵耦合器自身不具備獨立的商品市場，其市場價值完全蘊含於矽光晶片及模組市場中。以下資料旨在量化其下游載體的市場規模與增長軌跡。
- 矽光模組市場：根據光通訊市場研究機構 LightCounting 2024年釋出的報告預測，全球矽光模組（同矽光子光模組，Silicon Photonics Transceiver）市場在2024年約 30億美元，預計到2029年將增長至超 70億美元，年複合增長率（CAGR）接近20%。增長動力主要來自AI大型模型訓練對GPU叢集間高速互聯的強力驅動。
- 核心細分市場（數通領域，資料通訊領域）：矽光在乙太網路光模組中的滲透率持續提升。LightCounting資料顯示，在2023年的高速（200G及以上）乙太網路光模組發貨量中，基於矽光技術的佔比已超過 25%。在下一代800G/1.6T方案中，矽光因其高整合度和成本潛力，滲透率預計將進一步提高。
- 市場內生驅動邏輯：光柵耦合器作為決定矽光晶片封裝成本和良率的最關鍵元件之一，其效能迭代（如更寬的工藝視窗、更高的效率）直接關係到矽光技術能否在大規模量產的800G/1.6T時代兌現其成本優勢承諾，從而加速整個市場的擴張。更優的耦合器意味著更低的模組物料清單（BOM）成本和更高的產出良率。
10. 玩家對比
本對比聚焦於前端矽光晶片工藝平台，因光柵耦合器技術深度繫結平台工藝。基於公開資料對不同平台特性進行定性及定量評估。
| 平台/參與者 | 平台名稱 | 代表工藝節點 | 光柵耦合器特性 | 主要下游應用 | 核心競爭優勢 |
|---|---|---|---|---|---|
| 英特爾 (Intel) | 內部專屬 (非代工) | 未公開 (業界推測300mm產線) | 效能高度最佳化，與雷射器直接整合方案成熟 | 自身100G-400G多模/單模模組 | 垂直整合IDM，產線控制力強，規模出貨經驗豐富 |
| 格芯 (GloFo) | 45CLO | 45奈米光刻節點，90nm矽波導 | PDK中提供低損/標準/寬頻等多種光柵庫，行業“黃金標準” | 多家頭部設計公司使用的通用平台 | 生態系統最豐富，產業鏈配合成熟，良率穩定 |
| 台積電 (TSMC) | COUPE (預計) | 未公開 (業界推測7nm/28nm先進封裝整合) | 公開詳細資訊未見 | 面向未來與電晶片深度3D封裝的場景 | 先進封裝技術絕對領先，未來整合潛力巨大 |
| Tower Semi. | PH18 | 0.18µm 矽光平台 | 提供SiN+Si的混合整合光柵方案 | 雷達、生物感測、量子計算等 | 特色工藝靈活性強，在SiN-矽混合整合方面有優勢 |
| 國內先進Fabless | 依託GloFo等平台 | - | 基於PDK進行二次最佳化，設計創新能力強 | 國產化光模組 | 緊密貼近中國市場，市場響應快 |
11. 風險
- 技術路線競爭風險：如果薄膜鈮酸鋰（TFLN）或薄膜鈮酸鋰-矽混合調變器的端面耦合與封裝技術取得根本性突破，實現了低成本、高效能的統一，那麼矽光光柵耦合器路徑在某些高效能場景下的份額可能被擠佔。此外，異質整合雷射器與邊緣耦合器方案的突破也可能改變產業選擇。
- 工藝鎖定與供應鏈脆弱性：光柵耦合器設計高度依賴特定代工廠的工藝設計套件（PDK），設計一經定型，更換代工廠的成本極高，形成了事實上的“工藝鎖定”。這可能導致供應鏈中斷風險，尤其是在全球地緣政治格局影響先進半導體裝置與材料流動的背景下。
- 工程化良率爬坡風險：儘管理論上光柵耦合器支援晶圓級測試和被動對準，但在大規模量產中，亞奈米級的工藝漂移仍可能導致中心波長偏移和片上損耗增加，使得封裝後模組良率低於預期，侵蝕獲利空間。
- 效能理論極限的制約：光柵耦合器從光纖到波導的耦合效率存在由模式匹配和方向性決定的理論上限。隨著系統對光功率預算的要求日益苛刻，逼近物理極限後的微小效率提升往往需要付出更大的設計複雜度和工藝成本，邊際效益遞減。
12. 誤讀糾偏
- 誤讀一：“光柵耦合器的效率已經很低了，將被淘汰。”
- 糾偏：評判一個介面技術的生命力，不能單看峰值效率。系統總成本是更重要的考量。光柵耦合器通過放寬封裝容差、支援晶圓級測試（WLT），帶來的總成本節約遠超其在效率上比理想端面耦合器多出的1-2 dB損耗。對於絕大多數傳輸距離數公里的資料中心互聯應用，這點鏈路預算損耗是可接受的。這是一個經典的價效比優先的商業邏輯。
- 誤讀二：“使用光柵耦合器就可以做晶圓級全自動測試了，所以測試成本為零。”
- 糾偏：光柵耦合器賦能了晶圓級測試，但測試本身需要投入昂貴的高精度垂直探針臺和光學對準系統，並需支付研發和維護成本。它並非無需成本，而是將測試從昂貴的、單個器件級別的有源對準，轉化為晶圓級別的、高度並行的自動化流程，從而從結構上大幅降低了每個合格晶片的測試成本。
- 誤讀三：“只要買了好的模擬軟體，就能設計出完美的光柵。”
- 糾偏：模擬工具是必要而非充分條件。高效能光柵耦合器的設計真正壁壘在於“工藝-設計協同最佳化”（DTCO）。設計者必須深刻理解代工廠特定工藝視窗下的製造偏差（如光刻鄰近效應、刻蝕負載效應），並將其反饋納入模擬模型中。沒有與代工廠的深度合作和大量流片經驗，純粹的模擬最佳化難以直接轉換為高良率的量產設計。
13. 最新事件
- 2025年1月 (AI算力驅動)：據MarketWatch等財經媒體於2025年初報道，輝達GB300 AI伺服器平台的網路架構對800G及1.6T光互聯需求強勁。主要光模組供應商在2024年第四季度的業績說明會上展望2025年800G矽光模組出貨量將年增率數倍增長，以應對太位元（Terabit）級別交換容量的升級。對光柵耦合器的工藝一致性和批次供貨能力提出了新考驗。
- 2024年3月 (OFC 2024 會議)：資料中心光學領域的技術會議上，多家公司展示了用於1.6T可拔插光模組的矽光引擎，其光學介面部分普遍採用了經最佳化的新一代切趾光柵或雙層光柵結構，以在維持寬頻寬的同時進一步壓縮插入損耗【來源：OFC 2024 技術文摘】。
- 2023年第三季度 (代工生態)：格芯（GlobalFoundries）在2023年第三季度財報電話會議中，就分析師關於其光電子業務的提問表示，其45CLO矽光平台的客戶專案數和量產晶圓出貨量在當年保持兩位數增長，表明中游設計公司對成熟矽光工藝平台的需求持續強勁。此表述側面印證了包含光柵耦合器在內的IP模組需求旺盛。
- 2023年 (CPO路線受挫)：博通（Broadcom）在2023年底宣佈取消其共封裝光學（CPO）交換器晶片專案（後轉向其他整合方案），一度引發市場對先進光耦合與整合技術商業化程序的重新審視。此事強調了可拔插光模組（即光柵耦合器當前的最大市場）仍將在未來相當長時間內作為主流部署形態。
14. 追蹤指標
- 核心市場資料：定期追蹤LightCounting, Yole Intelligence, Cignal AI等機構釋出的季度/年度矽光模組出貨量、分速率（400G、800G、1.6T）市場份額資料。這是反映光柵耦合器下游需求的直接指標。
- 技術迭代風向：關注每年OFC、ECOC、CLEO國際光學會議，其中專門設定“耦合結構與封裝”技術分會，工業界（如旭創、Coherent）的實測產品級耦合效率突破和學術界的超構表面等新結構動態是重要觀察點。
- 代工廠PDK更新：全球Foundry（如GlobalFoundries, Tower，及未來臺積電）公開發布的矽光PDK版本迭代，其中對光柵耦合器庫的效能引數、工藝視窗和器件尺寸進行的更新，是判斷產業技術成熟度和可用性的關鍵展望。
- 產業鏈上游動態：關注SOI晶圓價格走勢（參考Soitec公司財報中“通訊與邊緣計算”業務部門的營收變化）、DUV光刻等關鍵裝置的交期與產能利用率，作為衡量矽光產業擴張節奏的前瞻性指標。
15. 信源
- 權威行業報告：LightCounting (《Silicon Photonics Market Forecast Report》， 2024)， Yole Intelligence (《Silicon Photonics 2023》).
- 核心學術期刊與會議：Journal of Lightwave Technology, Optics Express, Optical Fiber Communication Conference (OFC), European Conference on Optical Communication (ECOC).
- 產業公司官方資訊：Intel, Cisco, GlobalFoundries, Soitec的官網、技術部落格及季度財報電話會議記錄；國內上市公司（中際旭創， 新易盛， 天孚通訊）的定期報告及投資者關係活動記錄表。
- 模擬工具提供商：Ansys Lumerical 公開的應用文件與設計案例庫。