MDIO（Management Data Input/Output）
3 秒看懂
MDIO 是乙太網路中 MAC/交換晶片用來”體檢和指揮”物理層晶片（PHY）的管理匯流排——兩根線（MDC 時鐘 + MDIO 資料），低速但無處不在，是網路硬體的”幕後神經系統”。
類比：I²C 之於 SoC 內部感測器管理，MDIO 之於乙太網路 PHY 管理。速率不高，但不接上它，交換晶片連鏈路能不能通都不知道。
3 分鐘產業解釋
為什麼存在
乙太網路物理層（PHY）晶片需要被上層（MAC/SoC/交換晶片）做以下管控：
- 鏈路狀態查詢：鏈路是否 Up？速率協商到 1G/10G/25G/100G？
- 配置下發：使能/停用埠、配置自協商引數、設定 loopback 測試模式。
- 診斷讀取：誤位元速率（BER）、訊號質量（SQI）、溫度告警等。
- 韌體載入與高階特性管理：在現代 PHY 中，MDIO 通道也承載 firmware download 和 Clause 45 擴充套件暫存器訪問。
沒有 MDIO，MAC 晶片就是”盲人開飛機”——根本不知道對端是否線上、速率是否匹配。
在 AI 資料中心中的位置
┌──────────────────────────────────────────────────────┐
│ AI 伺服器節點 │
│ ┌─────────┐ PCIe ┌──────────┐ │
│ │ GPU │◄──────────►│ NIC │ │
│ │ 叢集 │ │ (如 CX7) │ │
│ └─────────┘ └────┬─────┘ │
│ │ SerDes (25G/50G/100G) │
│ ┌────▼─────┐ │
│ │ PHY │ │
│ │ (如88X7120)│ │
│ └────▲─────┘ │
│ │ │
│ MDC + MDIO (管理匯流排) │
│ │ │
│ NIC 內部 MAC 管理邏輯 │
└──────────────────────────────────────────────────────┘- 前端網路（Front-end）：AI 訓練叢集連線儲存、管理網，普遍使用 25GbE/100GbE，需要 PHY 管理。
- 後端網路（Back-end）：雖然 NVLink/InfiniBand 有各自的鏈路管理機制，但乙太網路 RoCE 路線（如 Broadcom Memory Backbone、Arista 7800 系列交換器）同樣依賴 MDIO 管理 PHY 層。
- 光模組管理：在光模組（QSFP/QSFP-DD）中，MDIO 有時與 I²C 協同工作——I²C 管理模組側（CMIS/CMIS），MDIO 管理 host 側 PHY。
產業鏈角色
| 角色 | 代表公司 | 與 MDIO 的關係 |
|---|---|---|
| PHY 晶片廠商 | Marvell（88X 系列）、Broadcom（BCM8xxx）、Microchip（LAN88xx）、TI（DP83xxx） | 實現 MDIO slave，提供暫存器 map |
| MAC/交換晶片廠商 | Broadcom（Tomahawk、Trident、Jericho 等）、Marvell（Teralynx）、NVIDIA（ConnectX/BlueField） | 實現 MDIO master，驅動管理 |
| FPGA/SoC 平台 | Xilinx（GEM 模組內嵌 MDIO controller）、Intel（乙太網路 IP） | 硬體 IP 實現 MDIO master |
| 標準組織 | IEEE 802.3 | 定義 Clause 22 / Clause 45 規範 |
15 分鐘專家深入
一、協議架構總覽
MDIO 由 IEEE 802.3 標準定義，經歷兩個關鍵版本：
| 特性 | Clause 22（經典 MDIO） | Clause 45（擴充套件 MDIO / MMD） |
|---|---|---|
| 定義時間 | ~1995（Fast Ethernet 時期） | ~2002（千兆/萬兆乙太網路需求） |
| PHY 地址寬度 | 5 bit（0–31，最多 32 裝置） | 5 bit port address + 5 bit dev address（MMD） |
| 暫存器地址寬度 | 5 bit（0–31，每裝置 32 暫存器） | 16 bit（每 MMD 65536 暫存器） |
| 資料寬度 | 16 bit | 16 bit |
| 操作碼（opcode） | 讀（10）、寫（01） | 讀（11）、寫（01）、地址遞增讀（10）、地址（00） |
| 地址/資料分幀 | 單幀內含地址和資料 | 先發地址幀（寫地址暫存器），再發資料幀 |
| MDC 頻率上限 | IEEE 規定最高 2.5 MHz [IEEE 802.3] | 同樣通常 ≤2.5 MHz，部分廠商支援更高（>10 MHz，非標） |
| 典型應用場景 | 10/100M PHY 管理 | 10G/25G/100G+ PHY 管理、光模組、高階診斷 |
[注] 2.5 MHz 是 IEEE 802.3 的明確規範上限。部分廠商（如 Marvell 88X3340 等）在其資料手冊中宣告支援”suppressed preamble”或更高 MDC 頻率，但需確認從裝置相容性。具體支援頻率以 PHY 資料手冊為準。
二、物理層與電氣特性
Master (MAC/SoC) Slave (PHY) × 最多32
┌──────┐ ┌──────┐
│ │──── MDC (時鐘) ────────►│ │
│ │ │ │
│ │◄────── MDIO (資料) ────►│ │
│ │ (三態, 上拉電阻) │ │
└──────┘ └──────┘- MDC：單向，Master → Slave，時鐘訊號。
- MDIO：雙向（三態），需外接 1.5kΩ–10kΩ 上拉電阻（具體值取決於 PHY/匯流排負載，查閱應用筆記）。
- 電平：通常 1.8V / 2.5V / 3.3V CMOS，與 PHY I/O 電壓匹配。
- 拓撲：多點匯流排（multi-drop bus），所有 slave 共享同一 MDC/MDIO 線。
- 速率：典型實際使用在 1–2.5 MHz，管理流量極低（每幀 ~64 個 MDC 週期）。
三、Clause 22 幀格式詳解
Clause 22 管理幀（單次操作 ≈ 64 MDC 週期）:
MDC: ──┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌──
└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘
MDIO: ────────
Preamble: 32 個連續 '1'（喚醒所有 slave）
ST: Start of Frame = 01
OP: 操作碼
01 = 寫
10 = 讀
PHY Addr: 5-bit PHY 地址（0–31）
REG Addr: 5-bit 暫存器地址（0–31）
TA: Turn-Around
讀操作: Master 釋放 (Z) → PHY 驅動 0 → PHY 驅動資料
寫操作: Master 驅動 10 → Master 驅動資料
DATA: 16-bit 資料關鍵暫存器（Clause 22 Register Map）：
| 暫存器地址 | 名稱 | 功能 |
|---|---|---|
| 0x00 | BMCR | 基本模式控制（速率、自協商使能、Reset） |
| 0x01 | BMSR | 基本模式狀態（Link Up、自協商能力） |
| 0x02 | PHYIDR1 | PHY 識別符號 1（OUI 高位） |
| 0x03 | PHYIDR2 | PHY 識別符號 2（OUI 低位 + 型號 + 版本） |
| 0x04 | ANAR | 自協商通告 |
| 0x05 | ANLPAR | 自協商 Link Partner 能力 |
| 0x06–0x1F | 擴充套件 | 廠商自定義（1000BASE-T 控制、狀態、診斷等） |
[注] 以上暫存器地址/名稱來自 IEEE 802.3 Clause 22 Table 22-8 的標準定義。具體廠商（如 Marvell、Broadcom）在 0x10–0x1F 區間定義擴充套件暫存器，需查閱具體 PHY datasheet。
四、Clause 45 幀格式詳解
Clause 45 引入 MMD（MDIO Manageable Device） 概念，將定址空間從 32 暫存器擴充套件到海量：
Clause 45 寫操作（兩幀完成）:
幀1:
幀2:
Clause 45 讀操作（兩幀完成）:
幀1:
幀2:
ST: 00 (Clause 45 標識，區分 Clause 22 的 01)
DEV (Device Address): 5-bit，選擇 PHY 內部的 MMD 模組常用 MMD 裝置地址 [IEEE 802.3 Clause 45 Table 45-1]:
| Device Address | MMD 型別 | 典型功能 |
|---|---|---|
| 1 | PMA/PMD | 物理媒介相關暫存器 |
| 3 | PCS | 物理編碼子層暫存器 |
| 4 | PHY XS | 擴充套件子層（用於多速率 PHY 的線路側） |
| 7 | AN | 自協商（Clause 73 AN 用於 10G+） |
| 30 | Vendor-Specific 1 | 廠商自定義暫存器空間 |
| 31 | Vendor-Specific 2 | 廠商自定義暫存器空間 |
五、匯流排仲裁與多裝置管理
- 無仲裁機制：MDIO 是純 Master-Slave 架構，由 Master 獨佔匯流排，不存在衝突。
- 32 裝置限制（Clause 22）：在大型交換器中可能需要多個 MDIO bus 或使用 MDIO 多路複用器 (mux) 擴充套件裝置數。
- PHY 地址配置：通常通過硬體引腳（strap pins）在上電時鎖定 PHY 地址，或通過 OTP/暫存器配置。
- 多級 MDIO 轉接：某些設計使用 MDIO mux（如 Microchip/Microsemi 的 MDIO 橋接器）擴充套件可管理裝置數量。
技術原理（最深）
時序細節與狀態機
Clause 22 讀操作時序（Master 視角）:
┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐
MDC: ───┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─┘ └─
|←── Preamble (32×'1') ──→|ST|OP|Phy|Reg|TA |←── Data (16b) ──→|
MDIO: ── 11111111111111111111111111111111 10 10 PPPPP RRRRR ZZ 10 DDDDDDDDDDDDDDDD
(Master 驅動) (Master) (Master) (turn)(PHY驅動)
時序要求:
- MDIO 在 MDC 上升沿被取樣（對 slave 而言）
- MDIO 在 MDC 下降沿切換資料（對 master 而言）
- Master 應在 MDC 下降沿前 setup time 切換資料
- Slave 應在 MDC 上升沿取樣資料
- 具體 setup/hold 時間取決於器件，通常為幾十納秒級Clause 45 地址遞增讀（Increment Read）
對於需要批次讀取連續暫存器的場景（如讀取 PCS 錯誤計數器全部統計），Clause 45 定義了 Address Increment 模式：
幀1: ← 設定起始地址
幀2: ← 讀出，地址自動+1
幀3: ← 繼續讀下一個
...（連續發 OP=10 幀，地址自動遞增）與 MDIO 相關的系統級設計考量
| 考量 | 說明 |
|---|---|
| 上拉電阻選擇 | 需平衡功耗與訊號完整性。匯流排長度較長（>10cm）時，容性負載增大，可能需降低上拉電阻值（如 2.2kΩ）。 |
| 匯流排頻率 vs. 暫存器訪問延遲 | 單次 MDIO 讀操作 ≈ 64 個 MDC 週期。在 2.5 MHz 下，一次讀約 25.6 μs。批次配置大量暫存器時，總耗時可觀。 |
| 帶內管理 vs. 帶外管理 | 部分交換器 SoC 使用帶內管理（通過資料路徑中的管理幀），但 MDIO 仍是初始化和故障診斷的”最後手段”通道。 |
| 中斷機制 | 一些 PHY 支援 MDIO Interrupt（專用中斷引腳或通過 MDIO 帶內中斷 bit），避免輪詢開銷。 |
| SPI 作為替代 | 部分現代 PHY 也提供 SPI 介面（如 Marvell 88X7120 的 SPI 管理通道），速率更高，但 MDIO 因相容性仍為主流。 |
技術演進史
1995 ── IEEE 802.3 引入 Clause 22 MDIO
支援 10BASE-T / 100BASE-TX PHY 管理
32 裝置 × 32 暫存器，足夠當時需求
2000 ── 千兆乙太網路（1000BASE-T）普及
Clause 22 地址空間開始捉襟見肘
廠商通過 0x10–0x1F 擴充套件暫存器緩解
2002 ── IEEE 802.3ae (10GbE) 引入 Clause 45
MMD 模型 + 16-bit 暫存器地址 + 地址遞增
適配 PCS/PMA/PMD/AN 等複雜子層管理
2010 ── 40GbE / 100GbE IEEE 802.3ba
Clause 45 成為高速 PHY 管理標配
多 lane、多模組管理需求推動 MMD 細分
2017 ── 200GbE / 400GbE IEEE 802.3bs
Clause 45 持續服務，但 I²C/SPI/CMIS
在光模組管理側分擔更多工作
2020+ ── 800GbE / 1.6TbE 探索
管理匯流排面臨更高複雜度
部分廠商探索 MDIO over I3C 等新方案
[具體進展需追蹤各 PHY vendor roadmap]技術路線對比
| 維度 | MDIO (Clause 22) | MDIO (Clause 45) | I²C (SMBus) | SPI | JTAG (1149.x) |
|---|---|---|---|---|---|
| 線數 | 2（MDC+MDIO） | 2（MDC+MDIO） | 2（SCL+SDA） | 4（CS+CLK+MOSI+MISO） | 4+（TCK+TMS+TDI+TDO） |
| 典型速率 | ≤2.5 MHz | ≤2.5 MHz | 100k–400k Hz（標稱） | 10–50 MHz | 10–100 MHz |
| 定址能力 | 32 裝置 × 32 暫存器 | 32 裝置 × 32 MMD × 64K 暫存器 | 127 裝置 × 廠商定義 | 取決於 CS 線數和地址空間 | 鏈式 TAP，無地址概念 |
| 協議複雜度 | 低（固定幀格式） | 中（兩幀操作） | 中（協議棧較複雜） | 低（全雙工 shift） | 中高 |
| 主要用途 | 乙太網路 PHY 管理 | 高速乙太網路 PHY 管理 | 光模組(CMIS)、感測器 | PHY 管理（部分）、Flash | 晶片除錯/邊界掃描 |
| 是否標準對口 | IEEE 802.3 專屬 | IEEE 802.3 專屬 | 通用 | 通用 | 通用/IEEE 1149 |
| 在 AI 網路裝置中的地位 | 基礎必備 | 高速 PHY 必備 | 光模組管理主力 | 部分 PHY 備選 | 板級除錯 |
上下游
上游（供給端）
| 層級 | 內容 | 代表 |
|---|---|---|
| 標準 | IEEE 802.3 Clause 22/45 | IEEE |
| PHY 矽片 | 整合 MDIO slave 介面的 PHY IC | Marvell 88X3340/88X7120、Broadcom BCM8488x、Microchip LAN8840/LAN8814、TI DP83867/DP83869 |
| MAC/SoC 矽片 | 整合 MDIO master controller | Broadcom Memory SoC、Marvell Teralynx、NVIDIA BlueField/ConnectX、AMD/Pensando |
| FPGA IP | MDIO master/slave 硬核或軟核 | AMD/Xilinx GEM、Intel 乙太網路 IP、Lattice |
| 被動器件 | 上拉電阻、ESD 保護 | 各通用被動器件廠商 |
下游（應用端）
| 應用場景 | 說明 |
|---|---|
| 資料中心交換器 | 25G/100G/400G 交換器板卡上的每個埠 PHY 都需 MDIO 管理 |
| AI 伺服器 NIC | ConnectX-7 等 NIC 內部 MAC 對 PHY 的管理 |
| 企業網/園區網 | 企業級 PoE 交換器，需 MDIO 管理 PoE PHY |
| 工業乙太網路 | TSN（時間敏感網路）PHY 的管理配置 |
| 汽車乙太網路 | 100BASE-T1/1000BASE-T1 車載 PHY 的管理 |
關鍵指標
| 指標 | 典型值/範圍 | 說明 |
|---|---|---|
| MDC 頻率 | 最高 2.5 MHz [IEEE 802.3 規範] | 實際常執行在 1–2.5 MHz |
| 單次讀延遲 | ~25.6 μs @ 2.5 MHz | 64 MDC 週期/幀 |
| 單次寫延遲 | ~25.6 μs @ 2.5 MHz | 同上 |
| 最大掛載裝置 | 32（5-bit 地址） | 可通過 MDIO mux 擴充套件 |
| Clause 22 暫存器空間 | 32 暫存器/裝置 | 0x00–0x1F |
| Clause 45 暫存器空間 | 65536 暫存器/MMD | 16-bit 地址 |
| Clause 45 MMD 數量 | 最多 32 | 5-bit device address |
| 資料匯流排寬度 | 16 bit | 所有版本 |
| 幀前導碼 | 32 bit（連續 ‘1’） | 可部分省略（suppressed preamble，非標） |
| 訊號電平 | 1.8V / 2.5V / 3.3V | 取決於 PHY I/O bank 配置 |
供需與市場資料
與 MDIO 的關聯市場規模推算
MDIO 本身是開放標準協議，不單獨形成商業產品市場。但其”載體”——乙太網路 PHY 晶片——有清晰的市場：
| 指標 | 資料 | 來源/口徑 |
|---|---|---|
| 全球乙太網路 PHY 晶片市場（2023） | ~$2.5B–$3.5B | [行業估算，含 1G/2.5G/10G/25G/100G PHY] |
| 其中 Marvell 市場份額 | ~40–50% | [行業估算，含 Marvell 88E/88X 全系列] |
| AI 資料中心網路裝置市場（2024） | >$15B | [Dell’Oro Group 行業報告估算] |
| 單臺 400G 交換器 PHY 數量 | 32–128 個埠 × 1 PHY/port | 取決於交換器型別（fixed vs. modular） |
| 每個 PHY 需要的 MDIO 通道 | 1 對（MDC+MDIO） | 標準實現 |
關鍵趨勢：隨著 AI 叢集規模擴大（數萬至數十萬 GPU），乙太網路後端網路的埠數量呈指數增長，每個埠的 PHY 管理均需 MDIO，推動了對高效能 PHY 和高效 MDIO 管理方案的需求。
代表公司與資本對映
| 公司 | 角色 | 關鍵產品線 | 資本程式碼 | 備註 |
|---|---|---|---|---|
| Marvell Technology | PHY + MAC 全棧 | 88X7120（100G PHY）、88X3340（NBASE-T）、Teralynx 交換晶片 | MRVL (NASDAQ) | 乙太網路 PHY 市場份額領先者之一 |
| Broadcom | PHY + 交換全棧 | BCM8488x（100G PHY）、Memory 系列交換晶片 | AVGO (NASDAQ) | 交換晶片龍頭，PHY 自用為主 |
| Microchip Technology | PHY 產品線 | LAN8840/LAN8814（多埠 GbE PHY）、VSC 系列交換晶片 | MCHP (NASDAQ) | 收購 Microsemi 後在乙太網路 PHY 實力增強 |
| Texas Instruments (TI) | PHY + 工業乙太網路 | DP83867/DP83869 系列 | TXN (NASDAQ) | 工業/汽車乙太網路 PHY 強勢 |
| NVIDIA | NIC/SmartNIC/DPU | ConnectX-7、BlueField-3（內部 MAC 管理 PHY） | NVDA (NASDAQ) | AI 網路基礎設施核心供應商 |
| AMD (Xilinx) | FPGA + 網路 IP | GEM 模組（內嵌 MDIO controller）、Alveo 網絡卡 | AMD (NASDAQ) | FPGA 平台對 MDIO 硬核支援 |
| Intel | NIC + FPGA | 乙太網路控制器（E810 系列，內嵌 MDIO）、Intel FPGA 乙太網路 IP | INTC (NASDAQ) | 資料中心網絡卡主力 |
投資邏輯
核心邏輯
-
AI 叢集擴張 → 乙太網路埠爆炸 → PHY 需求上升 → MDIO 管理生態價值放大
- 每個 AI GPU 節點通常配備 1–8 個高速網口，每個網口至少 1 個 PHY（在外部 PHY 方案中）。一個 10 萬 GPU 叢集的前端+後端網路可能涉及數十萬個乙太網路埠。
- 即使部分方案採用 MAC-to-MAC（無外部 PHY），在 400G/800G 時代，電光轉換（E-O）通常需要外部 PHY/DSP 晶片來驅動光模組。
-
高速化趨勢利好 Clause 45 生態
- 從 1G→25G→100G→400G→800G，PHY 複雜度指數上升，管理暫存器空間從 32 暫存器→海量，MDIO Clause 45 成為剛需。
- 利好具備完整 Clause 45 PHY 產品線的 Marvell、Broadcom、Microchip。
-
MDIO 作為”基礎設施”的不可替代性
- 儘管 MDIO 是低速管理匯流排，但它是乙太網路 PHY 初始化和故障恢復的”最後通道”。即使帶內管理（如網路側 SNR 監控）更高效，硬體初始化和斷鏈恢復仍必須依賴 MDIO。
- 這意味著 MDIO 的地位長期穩固，不會被輕易替代。
風險
- PHY 整合化：MAC/SoC 內部整合 PHY（如部分 2.5G/5G 方案），外部 MDIO 匯流排使用減少。
- 非乙太網路線的替代：在 AI 後端網路，InfiniBand（NVIDIA 主推）有自己的鏈路管理機制，不依賴 MDIO。若 InfiniBand 持續主導後端，MDIO 的增長邏輯主要依賴前端網路。
- 新協議競爭：I3C 等新一代管理匯流排在更低功耗、更高速率上對 MDIO 形成潛在威脅，但目前在乙太網路 PHY 領域尚無實質替代。
常見誤讀糾偏
誤讀 1：「MDIO 只是低速匯流排，已經過時了」
糾偏：MDIO 速率確實不高（≤2.5 MHz），但它是 IEEE 802.3 標準規定的 PHY 管理介面，每一顆符合標準的乙太網路 PHY 都實現 MDIO slave。在 AI 資料中心的數百個交換器、數千個 NIC 中，MDIO 在裝置初始化、鏈路故障診斷、韌體載入等場景中是不可替代的”基礎通道”。它不是”過時”，而是”基礎到不需要討論”——類似 UART 之於除錯。
誤讀 2：「MDIO 就是 I²C，都是兩線管理匯流排」
糾偏：
- 物理層：I²C 使用開漏 + 上拉（雙向），MDIO 的 MDC 是推輓輸出（單向 Master→Slave），MDIO 是三態雙向。
- 協議層：I²C 有 START/STOP/ACK 機制、7/10-bit 地址、時鐘拉伸等特性；MDIO 是固定幀格式，無 ACK 機制（靠 Turn-Around bit 和資料讀回確認）。
- 應用層：I²C 通用（感測器、EEPRTC、PMIC 等），MDIO 專用於 IEEE 802.3 乙太網路 PHY 管理。
- 混淆來源：光模組管理確實用 I²C（SFF-8472 / CMIS），但這與 MDIO 管理 host 側 PHY 是兩回事。
誤讀 3：「Clause 45 向下相容 Clause 22，可以混用」
糾偏：嚴格來說，Clause 45 使用 ST=00 區分於 Clause 22 的 ST=01，理論上可以共存於同一物理總線上。但 是否支援混合模式取決於具體 PHY 實現——並非所有 Clause 45 PHY 都能同時響應 Clause 22 幀格式。實際部署中，通常在一個 MDIO bus 上統一切換為 Clause 45 管理。混合使用需查閱具體 PHY datasheet 中關於 MDIO 相容模式的說明。
誤讀 4：「32 裝置地址限制意味著一個 MDIO bus 最多管 32 個埠」
糾偏：32 裝置是 5-bit 地址的理論限制。實際部署中，可通過 MDIO multiplexer（如 NXP PCA9545A + 適配邏輯） 將多條 MDIO bus 扇出，管理上百個 PHY。一些高階交換器設計中，MAC 晶片內部集成了多個獨立的 MDIO controller，每個 controller 管理一組 PHY。
學習路徑
入門（1–2 小時）
- IEEE 802.3 Clause 22：直接閱讀標準原文中 §22.2（Frame structure）和 §22.2.4（Management frame structure）。標準文件對幀格式的描述非常清晰。
- 動手實驗：如果你有 FPGA 開發板（如 Xilinx/AMD Zynq），其 GEM 模組內嵌 MDIO controller。連線一顆乙太網路 PHY（如 Realtek RTL8211），用軟體讀取 PHYIDR1/PHYIDR2（0x02/0x03），驗證 OUI 和型號。
- Marvell PHY Datasheet：閱讀 Marvell 88E1510 或 88X3340 的暫存器 map，理解 Clause 22/45 的實際暫存器版面配置。
進階（1 天）
- IEEE 802.3 Clause 45：重點理解 MMD 模型、地址幀與資料幀的分離、地址遞增讀。
- 抓包分析：使用邏輯分析儀（如 Saleae Logic）抓取實際 MDIO 匯流排波形，逐 bit 解