光背板

1. 3 秒看懂

光背板是用光纖陣列或嵌入式聚合物/玻璃光波導取代傳統銅導線，在電路背板中實現板卡間全光互聯的基板技術。它把電訊號“截斷”在板卡邊緣或晶片封裝基板內，直接轉為光訊號在背板中傳輸，從而打破銅互連在 112Gbps 以上速率時插損劇增、傳輸距離驟降、電磁串擾嚴重的物理瓶頸。在 AI 叢集和超大規模資料中心裡，光背板充當“機櫃內部的光纖高速公路”，讓數千條高速鏈路在幾乎不產生額外熱量和訊號干擾的情況下完成板間通訊。

2. 3 分鐘產業解釋

光背板的產業邏輯根植於 AI 訓練和推論叢集對 Scale-up（節點內擴充套件） 頻寬的指數級需求。傳統電背板在單鏈路速率向 112Gbps、224Gbps 邁進時，銅走線插入損耗在 Nyquist 頻率處可達數十dB，迫使鏈路必須依賴超短距離、大量中繼器或更高階的訊號調變，從而導致整板功耗和延遲失控。NVIDIA GB200 NVL72 等機櫃級系統雖通過銅纜實現了部分域內互聯，但面對未來數百張 GPU、TPU 或加速卡的全互連目標，電方案在佈線密度、散熱和重量方面已接近天花板。

光背板的價值在於將光電轉換點儘可能向晶片靠攏，與 板上光學（OBO） 和 共封裝光學（CPO） 形成互補。它處於產業鏈的“中間層”——向上承接 GPU/TPU 加速卡、交換晶片和記憶體資源的板級互聯，向下依賴矽光晶圓、雷射器、光纖陣列（FAU）、精密聯結器和玻璃基板等上游器件，最終集成於 AI 伺服器機櫃、超大規模資料中心交換器以及 HPC 超算節點內。據 LightCounting 2023 年 4 月釋出的板級光學市場預測，包括 CPO 和板上光學引擎在內的市場規模將在 2028 年達到約 23 億美元（口徑：板級光學引擎出貨金額），光背板作為無源光路由基質，其被採納節奏與上述板級光模組方案高度繫結。

產業界目前的核心挑戰不在原理可行性，而在於將光背板從實驗室光纖跳線架式佈線，轉化為能夠承受震動、灰塵和反覆插拔的標準化、低成本、可批次製造的 PCB 子板。這需要整個生態系統在聚合物波導材料、玻璃基板通孔工藝（TGV）、擴束式無接觸聯結器和自動化耦合封裝上協同突破。

3. 技術原理

3.1 光電融合架構

光背板本質是一種無源光配線網路（Passive Optical Distribution Network），其目標是將電訊號的傳輸距離壓縮到最短。在理想架構中，交換 ASIC 或 GPU 晶片通過極短的電氣走線（<10mm）連線到位於基板邊緣或晶片封裝內的光收發引擎，引擎完成電光轉換後，直接將光訊號耦合進背板的光波導層或光纖陣列中，穿越背板後在目標板卡上通過另一個光接收引擎恢復為電訊號。這種“電-光-電”轉換僅在鏈路兩端發生一次，中間全光透明傳輸，幾乎不存在訊號再生需求。

3.2 光波導介質方案

目前三種主流波導介質在並行演進：

• 聚合物光波導：在背板 PCB 層壓過程中嵌入紫外固化聚合物，通過光刻或雷射直寫形成多模或單模波導。優勢是可沿用部分 PCB 工藝，波導尺寸靈活，但光學損耗（約 0.05–0.15 dB/cm @ 850 nm）和熱穩定性仍為瓶頸。
• 玻璃基光波導：利用離子交換或飛秒雷射在薄玻璃基板內寫入波導，具有極低傳輸損耗（可低至 0.01 dB/cm）、優異的熱穩定性和表面平整度，適合與 TGV 和 CPO 基板整合，但成本高、加工難度大。
• 柔性光纖束/光背板跳線：將超細光纖或光纖帶直接貼裝或黏合在剛性背板上，兩端通過 MT/MPO 聯結器引出。此種方案工藝成熟，但在密度和板厚方面存在侷限。

3.3 耦合與聯結器

板上板卡與光背板之間的光學連線幾乎決定了系統損耗和可靠性。主要路線包括：

• 物理接觸式（PC）MT/MPO 聯結器：沿用傳統多芯聯結器，要求數十微米級對準精度，插拔壽命敏感，且端面易汙染。
• 擴束式非接觸聯結器：在聯結器端面加入微透鏡陣列，將出射光斑擴大數倍，從而降低對橫向偏差和汙染的敏感度，適合反覆插拔的高密度背板場景，但增加了透鏡設計和製造成本。
• 自對準波導耦合：通過 V 型槽、定位銷或被動光學板實現波導與板載光介面的免主動對準耦合，是規模化最終目標，目前仍處於預研和樣品階段（如 IBM、Intel 的展示）。

3.4 複用與頻寬提升

面向單板卡數百條鏈路的需求，純粹增加光纖數量很快帶來佈線噩夢。光背板通常採用：

• 多模並行光學：以 8/16 芯為一組，配合 850 nm VCSEL 陣列，實現每通道 25–112 Gbps，總頻寬通過並行增倍。
• 波長分波多工（WDM）：引入 4λ/8λ 波長，在單根光纖中同時傳輸多路獨立資料流。Ayar Labs 的 TeraPHY 使用的微環調變器即屬於此類，單光纖承載 8 個波長，每波長 32 Gbps NRZ，2023 年已展示單光纖雙向 2 Tbps 頻寬。
• 空間多工（SDM）：結合光纖陣列和波導扇出，將多路並行訊號在背板中按物理通道隔離，進一步疊加波長分波多工，達到 PBps 級面帶寬密度。

4. 關鍵引數

評估光背板方案時，以下引數直接決定其在 AI 叢集中的可用性：

• 單鏈路光通道速率：當前工程化水平以 25/50 Gbps NRZ 和 112 Gbps PAM4 為主，224 Gbps PAM4 正在預研。部分廠商（Ayar Labs）使用 32 Gbps NRZ 疊加波長分波多工，等效單纖率可達 256 Gbps。來源：各公司 2023–2024 年 OFC 演示資料。
• 背板總頻寬密度：以單位面積或單位背板高度可承載的雙向頻寬衡量，實驗室級已達 10 Tbps/inch² 級別（如 2023 年 IBM 報告中基於聚合物波導的板級演示）。工程產品級未見公開統一標準，公開資料未見批次產品精確數字。
• 通道插入損耗：影響鏈路預算和光發射功率要求。聚合物波導鏈路典型值 3–8 dB（含兩個聯結器損耗和數十釐米波導），玻璃波導可控制在 2–5 dB。來源：LightCounting 和 OIF 技術文件。
• 光回波損耗與串擾：非接觸式擴束聯結器回波損耗通常 >30 dB，相鄰波導串擾需 < −20 dB，以保證 112 Gbps PAM4 訊號誤位元速率 < 1E-15（Pre-FEC）。
• 對準公差與插拔可靠性：擴束方案的橫向容忍度可達 ±50 μm 以上，而物理接觸 MT 要求在 ±5 μm 以內。插拔次數指標：擴束聯結器通常設計壽命 >500 次，而 MT 需清潔並限制在 100 次以內（資料來源：Molex、US Conec 產品手冊）。
• 背板功耗：光背板本身為無源器件，不耗電。但當計入發動機引擎（光收發器）後，系統整體單位位元能耗需與 PCB 電方案比較。OBO/CPO 方案目標為 <3 pJ/bit（含 SerDes），而傳統可插拔模組+電背板典型值在 10–20 pJ/bit（基於 2023 年 Broadcom、Marvell 公佈的資料）。
• 工作溫度與可靠性：典型資料中心環境溫度 0–55°C，光波導材料需通過 85°C/85% RH 老化測試和熱迴圈測試，聚合物材料仍面臨黃化、吸溼導致損耗上升的風險。

5. 技術路線

光背板技術路線可按光學耦合位置和波導整合深度劃分：

5.1 背板表面貼裝光纖（類“光纜跳線架”）

最保守的路線，將光纖跳線或光纖陣列用夾板固定在背板表面或內槽，介面使用高密度 MT 聯結器。華為在自研資料中心交換器（如 CE 系列）中曾展示類似方案，Molex 的 FlexPlane 光學柔性背板亦是此類。優勢是成熟、成本可接受；劣勢是密度和散熱通道受擠佔，並非嚴格意義上的“光背板”，更接近“光纖佈線管理”。

5.2 嵌入式聚合物波導背板

將多層聚合物波導與 PCB 工序結合，實現真正的“光電混合背板”。代表研發專案包括歐洲 PhoxTroT、IBM 的聚合物波導背板等。IBM 在 2022–2023 年發表了基於聚合物波導的背板演示，嵌入了 24 通道波導層。這項路線能最大程度保留標準 PCB 的尺寸和結構，但波導損耗、層壓相容性和長期可靠性仍是商業化障礙。當前未有批量出貨的公開資訊。

5.3 玻璃基板光互連（TGV + 波導）

將光波導寫入玻璃基板，並利用玻璃通孔（TGV）將電訊號從背面引入，實現全玻璃光電基板。英特爾在 2023 年展示了基於玻璃基板的光互連原型，將矽光引擎貼裝在玻璃基板上，通過玻璃內波導實現板間互連。該方案與 CPO 和下一代先進封裝高度匹配，可獲得極佳平整度和微波導損耗，但玻璃基板加工和組裝成本極高，公開資料未見量產時間表。

5.4 晶片級光 I/O 直驅（OBO/CPO + 光背板）

以 Ayar Labs、Lightelligence、Ranovus 為代表，直接在晶片封裝體旁或內部放置光學 I/O chiplet，對接光背板的波導或光纖陣列。此時光背板退化為“無源光管道 + 聯結器”，核心智慧位於晶片端的微環調變器/VCSEL 驅動。該路線已被 NVIDIA、Intel、AMD 等通過投資或合作多次背書，被視為終極目標。2024 年 Ayar Labs 展示了搭配 Intel FPGA 的 4 Tbps 光學 I/O 晶片，通過光背板連線兩個板卡，證明了萬兆位元級互連的可行性（來源：Ayar Labs 2024 年 3 月新聞稿）。

6. 上游

光背板上游涵蓋材料、光器件、裝置與 IP：

• 光波導材料與基板：聚合物材料（如 Dow、Micro resist technology 的 OrmoStamp 等）、特種玻璃晶圓（如 Corning、SCHOTT、AGC）以及玻璃通孔加工裝置（LPKF、3D-Micromac 等雷射加工商）。
• 光源與探測器：850 nm/1060 nm VCSEL 陣列（Coherent 原 II-VI、Lumentum、Broadcom、Sony）、高速 SiGe/CMOS 探測器陣列及微環調變器所用的雷射器（矽光用連續波雷射器，如 Tower Semiconductor 工藝線）。
• 矽光或化合物半導體光引擎：提供 OBO/CPO chiplet 的矽光代工廠（GlobalFoundries、TSMC COUPE 封裝、Intel 代工服務等），以及 InP 或薄膜鈮酸鋰調變器供應商（HyperLight 等）。
• 光纖陣列與聯結器：精密光纖陣列單元（Sumitomo Electric、Molex、Neptec、Corning）、MT/MPO 擴束聯結器（US Conec、Molex、Senko Advanced Components）及微透鏡陣列（ams Osram、Himax 等）。
• 先進封裝裝備：用於將光引擎高精度封裝至基板的熱壓鍵合、倒裝焊和主動對準裝置（ficonTEC、SET、Palomar Technologies）。公開資料未揭露上述環節針對光背板的獨立營收份額，各方均處於早期研發供貨或多客戶樣品階段。

7. 下游

下游以算力系統整合商和超大規模資料中心運營商為核心：

• AI 伺服器與機櫃廠商：NVIDIA（NVLink 域內互連）、Google（TPU Pod 內部光互連）、Meta、Microsoft（自研加速卡互連）、華為（昇騰叢集）、超微、浪潮資訊等，是最終需求方，決定光背板方案的介面協議、頻寬密度和成本視窗。
• 交換器與路由器 OEM：Arista、Cisco、華為、Juniper 等，在其超高容量葉脊交換器或分散式路由器中評估光背板替代電背板。
• HPC 整合商：HPE/Cray、Fujitsu、Eviden（Atos）等，百億億次超算節點間和節點內的光學互連需求是早期試驗場。
• 協議與標準化組織：CXL 聯盟（探索光學 CXL 線纜和背板）、UCIe（致力於將光學介面納入小晶片互聯標準）、OIF（制定 CEI-112G/224G 光電器件規範）。這些組織直接影響光背板被主流系統接納的速度。

產業鏈目前狀態：2023–2024 年間，Google 在 TPU v4/v5 中使用了機架內光互聯交換器（光路交換器），雖非嚴格意義上的背板，但驗證了光域大頻寬電路交換的潛力；NVIDIA 在 GTC 2024 上提到未來 NVLink 域可能採用光學互連方案，已投資 Ayar Labs 並展示合作原型。

8. 受益公司

以下為在光背板及緊密相關 OBO/CPO 技術棧中有公開版面配置的公司（僅列舉技術版面配置事實，不構成任何投資建議）：

• Ayar Labs（未上市）：嵌入式光學 I/O 領導者，TeraPHY 晶片利用微環調變器和 8λ 波長分波多工實現單光纖雙向 2 Tbps。2022 年完成 C 輪 1.3 億美元融資（來源：公司 2022 年 4 月新聞稿），2023 年追加 2500 萬美元擴充套件 C 輪（來源：公司 2023 年 4 月新聞稿），合作方包括 Intel、NVIDIA、HPE。
• Lightelligence（曦智科技，未上市）：主攻矽光子計算與光互連，推出 PACE 光子計算系統，同時開發矽光背板互連方案。2021 年完成逾 1 億美元融資（來源：公司 2021 年 12 月公告），具體背板產品化狀態不明。
• Intel：擁有完整矽光子收發器業務，並積極投入玻璃基板光學互連研發。2023 年展示了與 CPO 相容的玻璃基板原型，但在光背板的獨立商用化上尚無明確量產節點。公開資料未見其光背板相關獨立營收。
• Ranovus（未上市）：Odin 平台提供單晶片多波長矽光子光學 I/O，合作方包括 AMD、Xilinx、IBM，2022 年完成 E 輪融資。方案可直接對接光背板或多模光纖。
• Molex（Koch 旗下）：作為聯結器與佈線龍頭，提供 FlexPlane 光學柔性背板、高密度 MPO 連線方案和板對板光互連元件，已有面向航空/國防的供貨紀錄，資料中心級光背板仍處定製樣品階段。
• 華為：在自研資料中心交換器中採用光背板和光互聯方案（如華為 CloudEngine 16800 系列的光交叉背板），但方案細節和出貨量未見公開揭露。
• 光模組/光器件廠商：中際旭創、光迅科技、新易盛等通過投資矽光、CPO 和光學連線技術，間接切入光背板上游。公開資料未見其直接出貨光背板整板的訊息。
• 晶圓代工與封裝：台積電（COUPE 封裝平台）、三星（I-Cube 光學）等在先進封裝層面為 OBO/CPO 提供支援，直接關係到光背板的板級介面可製造性。

9. 市場規模

公開資料未見專門針對“光背板”作為獨立產品項的權威第三方市場統計，該技術通常作為板載光學（On-Board Optics）和共封裝光學（CPO）市場的一個子集被討論。因此建議通過相關市場的預測來間接標定其潛在空間：

• 據 LightCounting 2023 年 4 月釋出的《板級光學和高密度互連》報告，包括 OBO 和 CPO 在內的板級光學引擎市場預計 2028 年達到約 23 億美元（口徑：板級光學引擎出貨金額），2022 年基數極小，年複合增長率超過 100%。光背板作為提供板間光路徑的無源元件，其滲透率與該引擎數量成正相關。
• 據 Yole Intelligence 2023 年釋出的《Co-Packaged Optics 2023》報告，CPO 模組市場規模預計於 2028 年達到 27 億美元，2033 年進一步擴張至 90 億美元（口徑：CPO 收發器模組整體）。報告指出，光學連線背板與 CPO 的配合使用將成為機櫃級互連的趨勢之一。
• 另外，第三方如 CIR (Communications Industry Researchers) 在 2022 年釋出的背板光學市場展望中，預估涵蓋軍民用光背板和板載光互連的市場規模到 2030 年接近 12 億美元（來源：CIR 2022 年報告摘要）。由於光背板定義邊界不同，該資料與其他機構統計可能重疊。

綜合上述不同口徑資料，2028–2030 年間與光背板直接相關的光學互連元件市場合理估計在十億至數十億美元量級，且高度依賴 CPO 和 OBO 在大規模 AI 叢集中的商業推進速度。

10. 玩家對比

玩家	核心技術路線	方案成熟度	關鍵夥伴/客戶	公開融資/投入	量產狀態（截至 2025 年初）
Ayar Labs	微環調變器 + WDM 光學 I/O chiplet，單纖 8λ	工規樣品，與 Intel FPGA 完成 4 Tbps 互連演示	Intel、NVIDIA、HPE、Lockheed Martin	C 輪 1.3 億 + 擴充套件 2500 萬美元	未量產，2025–2026 年目標嵌入系統
Lightelligence	矽光子波導 + 光互連計算	實驗平台 PACE 已展示，光背板方案有限公開	未揭露明確商業客戶	超 1 億美元（2021）	未量產
Intel	矽光子收發器 + 玻璃基板光學互連	實驗室原型，玻璃基板+CPO 展示	自身至強/至強 Max 平台	內部研發投入，未獨立揭露	無明確量產時間
Ranovus	單晶片多波長矽光子引擎 Odin	可用於對接光背板，與 AMD 等聯合演示	AMD、Xilinx	E 輪完成（2022）	試產樣品
Molex	光纖柔性背板、MPO/擴束聯結器	軍工/航空已供貨，資料中心樣品階段	多家交換器 OEM	Koch 工業旗下，未單獨融資	定製工程供貨，非標品
華為	自研光交叉背板（光纖式）	已應用於資料中心交換器	內部客戶	未揭露相關獨立資料	已出貨（交換器內），細節未公開
LightCounting 涵蓋的模組廠	適配光背板的 OBO/CPO 引擎	多數處於送樣階段	Broadcom、Marvell、NVIDIA	-	2024–2025 年部分 OBO 送樣

注：以上資訊截至 2024 年公開資料，量產狀態基於各公司路演及行業會議報告判斷，存在進一步延遲的風險。

11. 風險

• 技術成熟度風險：聚合物波導熱老化、玻璃基板微裂紋、多聯結器插拔粉塵損傷等可靠性問題尚未經過 5 年以上資料中心大規模部署驗證。若關鍵元件（如擴束聯結器）出現批次性失效，整機背板更換成本極高。
• 標準化與生態割裂：當前光背板的介面、波導規格、波長方案由各傢俬有協議主導，缺乏如 OIF 針對電背板那般成熟的行業標準。若 CXL/UCIe 光學擴充套件遲遲未定，可能導致重複研發和互不相容的“光孤島”。
• 成本門檻：基於 2023 年材料調研，聚合物波導背板每平方英寸成本可達數千美元（工程樣品級別），玻璃基板更高。與等量電背板方案比較，初期成本可能高出 5–10 倍。若 CPO 引擎本身未能達成規模經濟，整體總擁有成本（TCO）將難以說服超大規模使用者將電方案大規模遷移。
• 供應鏈壟斷與產能瓶頸：高效能 VCSEL 陣列、矽光晶圓、特種玻璃和精密聯結器產能多集中於少數美日供應商，地緣不確定性可能導致供貨延遲或禁運。中國企業的光背板研發面臨 EDA 和先進製造工藝獲取的限制。
• 系統級權衡風險：光背板雖解決了頻寬和功耗，卻引入了光學耦合對齊、端面清潔維護等新運營負擔。對於中小規模叢集，電背板結合有源銅纜（AEC）可能在未來 3–5 年內仍是最優價效比選擇，導致光背板市場開拓不及預期。

12. 誤讀糾偏

• 誤讀一：“光背板就是把光纖跳線架做成背板形狀” 糾偏：低端方案可能類似，但真正的光背板追求與 PCB 層壓工藝結合的聚合物波導或玻璃基板波導，實現微米級光路，目的是在不增加背板厚度和重量的前提下完成數百條光路的路由和分合束。它不是簡單的跳線整理，而是一種具備光路扇出、交叉、甚至廣播功能的精密無源光學元件。

• 誤讀二：“光背板可以很快淘汰電背板” 糾偏：在單鏈路 200Gbps 以下、距離小於 1 米的機架內互聯中，精心設計的有源銅纜和超低損耗電背板仍然具備成本、可靠性和易維護性優勢。光背板率先滲透的將是超大規模 GPU 叢集、部分超算和頻寬要求達到數百 Tbps 的專用交換器背板。業界普遍預計光背板在未來 5–7 年都將與電方案共存。

• 誤讀三：“光背板一定省電” 糾偏：光背板本身無功耗，但兩端光電轉換引擎消耗能量。當鏈路長度很短（如 <30 cm）且速率在 112Gbps 時，先進電方案的單位位元能耗可能低至 3–4 pJ/bit，與整合光方案接近。光背板的省電優勢更多體現在數十釐米以上跨板卡通訊和超多通道場景，因為它避免了電中繼和複雜均衡器帶來的額外功耗。

• 誤讀四：“CPO 成功了就不用光背板” 糾偏：CPO 解決的是晶片到面板/背板的短距電介面瓶頸，而光背板解決的是板卡到板卡間的光路由。二者是互補關係：CPO 引擎輸出的光纖或光波導口需要物理連線到背板目標板卡，光背板正好充當該連線介質。在高密度 CPO 叢集中，光背板的需求反而會更加明確。

13. 最新事件

• 2024 年 3 月：Ayar Labs 在 OFC 2024 上宣佈其 TeraPHY 光學 I/O 晶片在 Intel Agilex FPGA 平台上成功實現 4 Tbps 板對板光學互連，使用定製光背板原型，演示了超大規模 AI 叢集中跨機架級光互連的可能（來源：Ayar Labs 新聞稿）。
• 2024 年 2 月：NVIDIA 在 GTC 2024 預覽中透露正在為未來 NVLink 域間技術探索光學互連方案，Ayar Labs 及另一家矽光初創公司均參與早期合作。
• 2023 年 12 月：UCIe 聯盟釋出 1.1 版規範，雖未完全納入光學介面，但明確表示下一代規範將探索光學小晶片互連的物理層標準。這為光背板與標準 Chiplet 介面鋪平道路。
• 2023 年 9 月：英特爾在 Innovation 2023 大會上展示了基於玻璃基板的光學互連原型，光鏈路通過玻璃內波導與片上矽光引擎對接，宣稱能將背板級互連頻寬密度提升 10 倍以上。
• 2023 年 6 月：華為在全聯接大會上介紹 CloudEngine 16800 系列交換器，其光交叉背板實現 400GE 埠無阻塞交換，強調“光背板”技術已在自研裝置中成熟應用，但未公開內部具體架構和供應商細節。
• 2022–2023 年：Lightelligence 陸續釋出 PACE 光子計算平台及小型光互連演示板，但未出現大規模部署的客戶訊息。

14. 追蹤指標

• CPO 與 OBO 引擎出貨量：追蹤 LightCounting 每季度釋出的高速光模組和板載光學出貨資料，特別關注 51.2T/102.4T 交換器平台中 CPO 的滲透率。光背板商業出貨的先決條件是至少出現小型批次的 CPO/OBO 產品。
• CXL 及 UCIe 光學擴充套件介面進展：CXL 聯盟和 UCIe 規範中包含光學物理層的具體時間表是硬性驅動指標。一旦標準凍結，大型裝置商將凍結光背板介面規格。
• 聚合物和玻璃波導可靠性的公共測試資料：關注如 IPC、IEEE 電子元件與技術會議（ECTC）及 OFC 會議上發表的長期老化、溫循、插拔試驗資料。發現波導損耗劣化臨界點訊號是早期預警。
• 擴束聯結器產能和報價走勢：Molex、US Conec 等廠商公佈的擴束 MT/MPO 聯結器價格和供貨週期，若出現單價下降和交期縮短，反映供應鏈成熟度提升。
• 大型雲端服務商的互連方案白皮書：Google、Meta、Microsoft 公開發表的下一代叢集互連架構（如 Google Jupiter 或 Meta 的分體機架）中關於光背板或光學電路的採納訊號。
• 核心光器件供應狀態：準連續波雷射器、微環調變器良率提升通報，及矽光代工廠對 300mm 矽光工藝的 PDK 成熟度更新。
• 專利分析：以 “optical backplane” “waveguide backplane” “glass interposer optical” 為關鍵詞在專利資料庫中檢索申請量激增節點，可作為產業加速的先行指標。

15. 信源

• LightCounting, “Board-level Optics and High-density Interconnects”, April 2023.
• LightCounting, “High-Speed Optical Transceivers Market Report”, various issues 2023-2024.
• Yole Intelligence, “Co-Packaged Optics 2023”, 2023.
• CIR, “Optical Backplanes and Board-level Optical Interconnects: A Market Forecast 2022-2030”, 2022.
• Ayar Labs, 新聞稿《Ayar Labs Demonstrates 4 Terabits per Second Optical Interconnect in Intel Agilex Platform》, March 2024.
• Ayar Labs, 《Ayar Labs Closes $25M Series C1 Financing》, April 2023.
• Lightelligence, “PACE Platform” 及 2021 年融資公告.
• NVIDIA GTC 2024 Keynote and related disclosures, March 2024.
• Intel, “Innovation 2023: Intel Demonstrates Industry-First Glass Substrate for Advanced Packaging”, Sept 2023.
• UCIe Consortium, “UCIe 1.1 Specification”, Dec 2023.
• CXL Consortium, 官網及相關工作組更新, 2023–2024.
• Molex, “FlexPlane Optical Flex Circuit” 產品手冊, 2022.
• OFC Technical Digest 2023, 2024; ECTC Proceedings, relevant papers on polymer waveguides and glass interposers.
• 華為, “CloudEngine 16800 系列交換器”技術白皮書, 2023.

免責宣告：本文所有提及的廠商、技術方案均為客觀產業描述，不構成任何投資建議、買賣推薦或漲跌預測。市場預測數字來自第三方獨立機構，可能因統計口徑和樣本差異而有所不同。