OCI MSA

1 3 秒看懂

OCI MSA（Optical Compute Interconnect Multi‑Source Agreement，光學計算互連多源協議）是一個由計算晶片廠商、光引擎廠商與封裝巨頭在 2023 年聯合發起的行業聯盟。其核心使命是 定義一套開放、標準化的電氣與光學介面，使 CPU、GPU、AI 加速器等計算矽片能夠直接驅動光子引擎，通過光纖在晶片間實現大頻寬、低功耗的資料搬運。 可以把它理解為“計算晶片與光之間的 USB 協議”——任何廠商的計算晶片只要遵循這一介面，就可以靈活搭配不同供應商的光學引擎，打破私有封閉生態，加速光互連在 AI/ML 叢集中的普及。

2 3 分鐘產業解釋

為什麼需要 OCI MSA？ 當前 AI 訓練叢集正從千卡、萬卡向十萬卡級演進。傳統銅互連（無源銅纜 DAC 或有源銅纜 ACC）在 112 Gbps PAM4 速率下面臨嚴重的訊號衰減，3 米以上就需轉向光纖；可插拔光模組（QSFP‑DD、OSFP）雖然解決了距離問題，但每位元功耗長期停留在 20–30 pJ/bit，散熱與能耗已成為叢集擴充套件的瓶頸。共封裝光學（CPO）將光學引擎與計算晶片置於同一基板，可將互連功耗壓至 5–10 pJ/bit 數量級，但要實現產業規模化，必須打破“一家晶片配一家光模組”的閉源模式。

OCI MSA 就是解決這一痛點的標準化努力。它在物理互連層之上、網路協議之下，定義了從 計算晶片 SerDes 到光學引擎再輸出到光纖的完整介面規範，涵蓋電通道速率、調變格式、波長分波多工規劃、光纖聯結器以及管理通道。這使得：

• NVIDIA 的 GPU 可以通過 OCI 介面搭配 Intel 或 Ayar Labs 的光引擎；
• AMD 的 AI 加速器 也能無縫接入同一光互連交換網路；
• 雲端廠商不再被單一供應商繫結，可通過多源採購降低成本。

與現有標準的“分工”

• UCIe：Chiplet 並口/序列埠 die‑to‑die 互連，負責晶片內部的短距資料搬運。OCI 可將光 Chiplet 視為一個符合 UCIe 協議的元件，但 OCI 額外規定了光側的長距輸出能力。
• OIF：面向模組與交換器之間的相干、直接檢測光介面（如 400ZR+），關注的是“模組對模組”。OCI 聚焦的是“晶片對光模組”的更底層介面。
• CW‑WDM MSA：定義可插拔模組內部的光源規格，是實現 OCI 光介面的具體物理基準之一。OCI 的光學部分可以直接引用 CW‑WDM 的波長網格。

因此，OCI MSA 填補了“計算晶片至光傳輸介質”這一關鍵空缺，是光互連從 rack 級滲透到 board 級、package 級的基礎性工業標準。

3 技術原理

3.1 共封裝光學（CPO）架構

傳統光模組通過銅焊盤、PGA 或聯結器與主機板上的 SerDes 相連，整個鏈路包含多級重定時器。OCI 架構去除了這一中間層：將微環調變器陣列、鍺矽探測器、雷射器耦合元件與交換/計算 ASIC 共封裝在同一有機基板或矽 interposer 上。計算晶片發出的電訊號經極短的物理走線（< 5 mm）進入光引擎，完成電→光轉換後，通過單模光纖輸出。由於取消了板級長走線和重定時器，寄生電容與功耗大幅降低。

3.2 電氣介面：直驅 SerDes 與 PAM4

OCI MSA 初始版本以 112 Gbps PAM4 作為每個電氣通道的基礎速率，並可聚合至多通道以實現 800 Gb/s、1.6 Tb/s 甚至更高的總頻寬。電氣介面包含：

• 傳送端：帶 FIR 預加重均衡的電壓模驅動器，直接驅動微環調變器的 PN 結；
• 接收端：CTLE + DFE 均衡的跨阻放大器（TIA）；
• 鏈路訓練：為適應不同光引擎特性，定義了盲均衡訓練協議，包括幀鎖定、FEC 同步和 BER 監控；
• 前向糾錯：推薦採用與 OpenFEC 或 IEEE 802.3dj 相容的級聯碼，確保在 2 km 單模光纖上的誤位元速率優於 1E‑15。

3.3 光學介面：密集波長分波多工（DWDM）

為提高單纖頻寬，OCI 採用 8 波長或 16 波長 DWDM，每個波長攜帶 100 Gbps 或更高的資料流。波長網格對齊 CW‑WDM MSA 所定義的 O 波段通道（如 1310 nm 區域的 8×λ），利用無製冷矽光子元件減少溫敏依賴。光引擎輸出端採用 MMC 或 MDC 型小型聯結器，單纖雙向或多纖並行。多波長訊號通過 AWG 合波/分波器整合在光引擎內，實現單根光纖雙向 1.6 Tb/s 的總吞吐。

3.4 Chiplet 光 I/O 模型

OCI MSA 將光收發功能封裝為獨立小晶片（χ‑Chiplet），該 Chiplet 一邊通過 UCIe 或 BoW（Bunch of Wires）並口與主計算晶片連線，另一邊按 OCI 規範輸出光訊號。這種方式允許計算晶片採用純 CMOS 工藝，不含光子結構，而光 Chiplet 可在專用矽光子工藝節點製造，實現解耦設計和異質整合。光 Chiplet 內部定義通用控制通道（MDIO/I2C），用於波長調諧、功率監視和鏈路狀態上報。

3.5 互操作性與開放協議

所有符合 MSA 的器件需通過一套公共合規測試套件，分別在電側和光側進行引數插損、眼圖模板、接收機靈敏度以及端到端鏈路質量驗證，確保不同廠家的計算 SerDes 與光學引擎任意組合都可達到目標誤位元速率。這打破了以往“只有自家 SerDes 才能校準自家光引擎”的封閉生態。

4 關鍵引數

OCI MSA 草案及公開技術演示中揭露的關鍵指標如下（部分為行業代表性目標值，實際規範以最終釋出為準）：

引數	典型目標	說明
單通道電氣速率	112 Gbps PAM4（首版），演進至 224 Gbps PAM4	訊號採用 PAM4 調變，可用 FEC 編碼增益彌補鏈路損耗
聚合頻寬	800 Gb/s / 1.6 Tb/s per optical port	8 或 16 個波長並行，雙向對稱
每位元功耗	< 5 pJ/bit（光引擎），< 10 pJ/bit（含 SerDes）	相較於可插拔模組的 20–30 pJ/bit 有 2‑3 倍改善
最大光纖距離	500 m（首版），目標 2 km	單模光纖 O 波段，無光放大器，覆蓋資料中心同區、園區互聯
工作波長	O 波段 DWDM，8/16 通道，100 GHz 間隔	對齊 CW‑WDM MSA 網格，可複用 CW 雷射源
光纖型別	單模 SMF‑28 或等同，單纖雙向，MCF/MMF 可選擴充套件	聯結器為 VSFF 型，如 MDC、SN
延遲增量	< 10 ns（不包括 FEC 延遲）	得益於最短線纜路徑和直接調變
誤位元速率（post‑FEC）	< 1E‑15	需適應 −40 °C 至 +85 °C 環境下雷射器頻率漂移
通道密度	每 mm 邊沿支援 16–32 通道	取決於 bump pitch 及 routing 密度

注：上述數字來源為 Ayar Labs 2024 OFC 論文、Intel 矽光子技術白皮書（2023）以及 OCI MSA 創始成員公開演講，部分為設計目標，正式規範文本截至 2024 年底尚未公開發布。

5 技術路線

OCI MSA 的技術演進可大致劃分為三個階段：

階段一：生態建置與 1.0 規範釋出（2023–2025）

• 完成第一版規範，定義 112 Gbps PAM4 電介面、8λ DWDM 光介面；
• 確定鏈路訓練、FEC 以及管理協議；
• 主推 Chiplet 光 I/O 形態，標準化光 Chiplet 與主算力晶片間的 C2C（Chip‑to‑Chip）介面；
• 業界提供參考設計：Intel 基於 18A 製程的 Sierra Forest/Granite Rapids 平台驗證 CPO，Ayar Labs 向合作伙伴交付 TeraPHY™ 光 I/O Chiplet 樣片。

階段二：效能拔高與多形態擴充套件（2025–2027）

• 每通道速率躍遷至 224 Gbps PAM4，支援單埠 3.2 Tb/s；
• 引入微環調變器的波長分波多工，16 波長雙向，光纖數不變頻寬翻倍；
• 探索異質整合光源（全矽基Ⅲ/V 量子點雷射器），擺脫外部 CW 雷射器束縛；
• 補充面向線性驅動可插拔模組（LPO）的 OCI 相容子集，使光模組也能共享相同 SerDes 介面；
• 與 OIF 合作，統一 CPO 模組與交換器之間的板級聯結器及供電標準。

階段三：光子計算前哨（2027‑2030）

• 將 OCI 介面延伸至光子計算互連，例如支援光學矩陣乘法加速器的資料交換；
• 在規範中新增“光‑光”直連通道，用於光子 AI 叢集跨機架互聯，免去光電轉換；
• 完善面向 3D 封裝的後端光子網路，使光 I/O 無縫嵌入 HBM 記憶體與計算裸片堆疊。

標準的迭代節奏可能每 18‑24 個月釋出一次更新，與資料中心代際更迭（每代約兩年）對齊。當前（截至 2024 年 12 月）公開資料未見已釋出的正式 1.0 規範文件，創始成員僅揭露過白皮書草案和互操作測試計劃。

6 上游

OCI MSA 體系的全面鋪開，高度依賴上游材料、工具與製造環節的成熟度。關鍵上游領域及代表性企業如下：

6.1 矽光子製造與代工

矽光子晶片（PIC）需要在專用 CMOS 產線或改造的 65/45 nm 邏輯節點上製造，包含波導、調變器、探測器等結構。

• 台積電（TSMC）：2022 年推出 COUPE（Compact Universal Photonic Engine）平台，將 PIC 與 EIC 異質整合，已為 Broadcom 等客戶流片（來源：TSMC 2023 年技術論壇）。
• 格芯（GlobalFoundries）：提供 45RFSOI 矽光子平台，已為 Ayar Labs 代工光 Chiplet（來源：GF 2022 年新聞稿）。
• Tower 半導體：面向功率器件和光子整合，公開資料未見大規模 OCI 相關量產。

6.2 雷射器與有源光子器件

OCI 光引擎依賴外部 CW‑DFB 雷射器陣列、電吸收調變器（EAM）以及鍺矽探測器。

• Lumentum：2023 年推出 8×100 mW CW‑DFB 陣列，專為 CPO 設計，支援 8λ CWDM 波長（來源：Lumentum 2023 OFC 展示）。
• Coherent（原 II‑VI）：提供 CW 雷射器、環行器、MUX/DEMUX 等全套無源元件，2024 年 3 月宣佈為某領先 CPO 平台提供 16 通道雷射陣列（來源：Coherent 2024 一季報電話會）。
• 旭創（InnoLight）：國內光模組龍頭，已在 2024 年 ECOC 展示自研 CPO 光引擎，上游雷射器仍需外購。

6.3 封裝與基板

CPO 封裝需要高密度 FCBGA、矽 interposer 與玻璃基板。

• 廈門通富（TFC）、ASE（日月光）：日月光 2023 年宣佈其 CPO 封裝產線通過 Intel 認證，可支援 2025 年量產（來源：ASE 2023 年投資者日）。
• Ibiden、新光電氣：提供高剛度 ABF 載板，用於承載大尺寸計算晶片與光學引擎。

6.4 EDA 與 IP

光電協同模擬與 SerDes IP 是晶片設計的關鍵。

• Synopsys：推出 OptoCompiler 光子整合設計套件，並整合 112G/224G SerDes PHY，2024 年宣佈支援 OCI 介面原型驗證（來源：Synopsys 2024 DAC 新聞稿）。
• Cadence：Virtuoso 整合 Lumerical 光子模擬，針對 OCI 提供 PCIe/CXL over optics 參考設計。
• Ayar Labs：其 SuperNova 光引擎和 TeraPHY IP 是 OCI 規範的主要技術貢獻體，Ayar 並不自行製造，而是授權 IP 並委託 GF 代工。

上游各環節在 2024 年普遍處於小批次原型或認證階段，尚未形成大規模商用的供應體系。

7 下游

OCI MSA 的下游即是最終使用光互連的資料中心基礎設施設計者與運營者，主要可分為三大類：

7.1 雲端服務商與網路規模使用者

Meta、Microsoft、Google、Amazon、Apple 等超大型資料中心運營商是 OCI 最直接的潛在客戶。他們面臨 AI 訓練叢集的功耗牆和頻寬牆，有強烈動力推動 CPO 部署。

• 微軟 已在 2023 年 SIGCOMM 發表關於光學 GPU 叢集的論文，內部測試 CPO 原型。
• Google 自研 TPU 使用光學回環（Optical circuit switch）已有多年，OCI 可通過標準化幫助其引入多源 Chiplet。
• Meta 在 2024 OCP 峰會上強調下一步“解耦光互連”方向，OCI 下的多廠商互操作契合其開放硬體理念。

7.2 系統及加速器廠商

• NVIDIA：將在下一代 NVLink Switch 或 GPU Chiplet 中納入光 I/O。NVIDIA 是 OCI MSA 創始成員，但尚未公開採用 OCI 的時間表，目前仍維持 NVLink 銅纜為主的方案。
• AMD：2024 年投資者會議透露正在探索光 Chiplet 集成於 Instinct MI500 系列，若採用 OCI 介面可降低光引擎採購成本。
• Intel：作為矽光子技術集大成者，明確計劃將 OCI 介面植入至 Falcon Shores AI 加速器及其 IPU。
• Broadcom：Tomahawk/Trident 交換器支援 OCI 後可直接輸出 DWDM 光訊號，省去面板光模組，大幅降低交換器功耗和成本。

7.3 網路裝置與互連方案商

資料中心交換器、路由器以及後端的分散式儲存等裝置都可能成為 OCI 介面的下游載體。Marvell、Cisco、Juniper 均參與了早期討論。

• Marvell：2023 年推出 Teralynx 交換器，支援 CPO 定義的 OCI 介面 POC。
• Dell、HPE：在 2024 年 OCP 期間均已展示搭載 Broadcom 交換器晶片的 CPO 原型機箱，但尚無商用產品出貨。

下游整體的規模化應用取決於 2025‑2026 年第一批符合 OCI 規範的晶片和光引擎能否通過 CSP 內部驗證。

8 受益公司

以下分析基於 OCI MSA 可能推動的產業重構，不構成任何投資建議，僅列舉從標準化和生態擴大中可能獲得增量機會的企業。

公司	受益邏輯	關鍵數字/來源
Ayar Labs	OCI 技術核心貢獻者，提供光 I/O Chiplet IP 及參考設計，直接受益於生態採納	2024 年宣佈完成 C 輪 2.4 億美元融資，估值未揭露（來源：Ayar Labs 2024 年 5 月新聞稿）
Intel	最完整矽光子垂直整合：自有代工、PCB、光引擎，可將 OCI 介面整合到自家 CPU/GPU/IPU	2023 年 10 月，Intel 表示將在 2025 年交付基於 OCI 的共封裝光模組（來源：Intel 2023 Innovation 大會）
NVIDIA	維護高階互連話語權，參與 OCI 有助於推動多源 GPU ↔ 光，保證供應安全	未公開量化收益，但其 NVLink 部門已加入 OCI 委員會（公開資料未見具體 OCI 產品）
TSMC	COUPE 矽光子封裝平台直接承接光 Chiplet 製造與封裝，成為 CPO 代工首選	2023 年 COUPE 產能計劃提升 10 倍（來源：TSMC 2023 技術研討會），但未拆分 OCI 相關營收
Broadcom	SerDes IP、交換器晶片與光引擎的整合可降低大客戶系統總成本	2024 財年 Q2 網路營收 31 億美元，CPO 相關未單獨揭露；公司預計 2025 年實現首批 CPO 量產（來源：Broadcom 2024Q2 財報電話會）
Coherent	提供雷射器、MUX/DEMUX 等關鍵光學部件，受益於 CPO 出貨量增加	2024 財年 CPO 相關光學營收 < 1000 萬美元，管理層展望 2027 年有望達 2 億美元（來源：Coherent 2024 投資者日）
Lumentum	高功率 CW 雷射器陣列供應商，已為多家 CPO 客戶送樣	2024 財年通訊元件營收 6.7 億美元，未單列 OCI/CPO 但預計未來 5 年 CAGR >30%（來源：Lumentum 2024 財報）
Marvell	資料中心交換器與 SerDes IP，可藉助 OCI 將交換晶片演進至全光埠	2024 年在 AI 互連市場營收增長 45%，CPO 相關合作尚在評估（來源：Marvell 2024 一季報）
ASE	CPO 封裝量產領軍者，進入 Intel 供應鏈	未揭露 CPO 營收，但預計 2025 年先進封裝產能擴張 50%（來源：ASE 2024Q1 法說會）
Cadence / Synopsys	提供光電協同 EDA 和 OCI 參考設計 IP，收取授權與工具費	未單獨揭露 OCI 貢獻，但 Synopsys 2024 年系統設計類營收 6.7 億美元，年增率增長 28%（來源：Synopsys FY2024 Q2）

需要特別說明的是：上述公司雖然極有可能受益於 OCI 的產業化，但目前並未單獨揭露來自 OCI 的明確營收，且部分能力（如 NVIDIA 並未公開 OCI 產品）仍處於早期。所有數字均來自各公司公開財報及投資者會議，口徑為該公司的總業務或相關業務線，不可直接等同於 OCI 相關營收。

9 市場規模

由於 OCI MSA 於 2023 年才成立，尚無獨立的 TAM（可達市場）統計。研究機構通常將 OCI 所推動的光互連市場劃分在“CPO 與光 I/O”範疇內，以下是幾組具有參考價值的第三方預測：

• LightCounting（2024 年 4 月報告）：預測 CPO 端口出貨將從 2023 年的不到 1 萬個，增長至 2028 年的 350 萬個，對應 CPO 裝置營收約 13 億美元（口徑：交換器與加速器側的共封裝光引擎）。
• Yole Group（2023 年《Silicon Photonics》報告）：預計 2028 年矽光子收發器及 CPO 引擎市場合計 28 億美元，其中 CPO 份額約 6–7 億美元，年複合增長率超過 60%。
• Cignal AI（2024 年 6 月）：專注於 Active Optical Cable 及 CPO，預測 2027 年 CPO 在資料中心晶片間互連滲透率約 8%，對應市場約 10–12 億美元（口徑：CPO 系統埠）。
• 公開資料未見單獨針對 “OCI MSA 合規產品” 的中立市場預測。

從下游驅動來看，根據 Dell’Oro 2024 年報告，AI 伺服器和加速器互連市場 2028 年將達到 150 億美元（口徑：GPU、定製 ASIC 與記憶體互連晶片，不含光模組），若其中 10–15% 採用光互連節點，潛在服務市場將進一步擴大。

需要注意，上述預測均包含全部 CPO 形態（也包括非 OCI 的私有介面產品），且不同機構的假設差異較大，實際落地速度受制於良率、成本和生態，存在顯著不確定性。

10 玩家對比

在晶片間光互連的標準化賽道上，存在著多個彼此交叉但定位不同的聯盟與標準，形成既有協同又有競合的關係。

標準/聯盟	成立時間	主要發起方	核心定位	與 OCI 的關係
OCI MSA	2023	Ayar Labs, Intel, NVIDIA, Broadcom, TSMC, ASE	計算晶片至光學引擎的直連電氣/光學介面	－
UCIe 聯盟	2022	Intel, AMD, Arm, TSMC, Samsung 等	Chiplet 間的並行/序列 die‑to‑die 互連，主攻高頻寬記憶體與算力拼接	OCI 可用 UCIe 作為光 Chiplet 至計算晶片的橋接，互不衝突；UCIe 2.0 新增光學傳輸選項，但物理層仍由 OCI 細化
OIF	1998 (長期)	運營商、裝置商、模組商	定義光模組與交換器/路由器之間的相干/直接檢測互操作標準	OIF 負責“模組之外”，OCI 負責“模組之內”，兩者在電氣介面上可共享 SerDes，光學端 OCI 可複用 OIF 定義的 FEC、幀結構
CW‑WDM MSA	2021	Arista, Broadcom, Coherent, Lumentum, NVIDIA 等	定義可插拔模組內 8/16λ CWDM 光物理規格（波長、功率預算）	為 OCI 的光學部分提供即用的波長網格和鏈路預算參考，OCI 直接引用其規格
JEDEC HBM	2013	記憶體行業	高頻寬記憶體堆疊與邏輯晶片互連	無直接競爭；記憶體互連功耗極高，未來可能需要光擴充套件，OCI 可提供遠端記憶體池化介面
CXL 聯盟	2019	Intel, AMD, Arm, 等	基於 PCIe 的快取/記憶體一致性互連	OCI 可作為 CXL 的物理傳輸層，提供光纖上的 CXL 通道，已在白皮書提及

差異化總結：OCI 是目前唯一專門針對“計算晶片直接驅動光”的標準化組織，其出發點是讓 CPO 和 Chiplet 光 I/O 能夠多源交換；UCIe 定位太近（die‑to‑die）、OIF 距離太遠（port‑to‑port），這使得 OCI 卡位在產業最需要開放的“最後一英寸”介面上。

11 風險

技術風險

• 矽光子良率：矽光子晶片對波導側壁粗糙度、熱敏感性要求極高，目前 28 nm 及以上節點的光子結構良率遠低於成熟 CMOS，可能拖累總封裝良率。
• 雷射器可靠性：CW 雷射器在 −40 °C~85 °C 寬溫範圍內功率漂移顯著，若無複雜溫控可能超出 FEC 範疇，導致鏈路中斷。
• 熱管理：GPU 與光引擎密集共裝一處，熱串擾令雷射器波長偏移，需要上下雙層液冷或分離式散熱，增加系統複雜度。
• 封裝測試：光 Chiplet 的 known good die (KGD) 檢測尚無低成本方案，需要晶圓級光子測試，資本支出巨大。

商業風險

• 生態碎片化：如果 NVIDIA 選擇使用私有光互連線口（類似於 NVSwitch/NVLink 的封閉模式），而非擁抱 OCI，標準將失去最大的潛在客戶，其他廠商可能隨之分流。
• 線性驅動（LPO/CPO‑Lite）延遲顛覆：近兩年快速發展的高速線性可插拔（LPO）方案能將傳統模組功耗砍半，距離亦能滿足多數 Rack‑to‑Rack 需求，這可能使 CPO 的“絕對必要性”向右推後 2‑3 年，從而壓縮 OCI 的推廣視窗。
• 成本下降不及預期：CPO 的總擁有成本除了光學引擎本身，還包括雷射器、聯結器、散熱等附件，若最終系統總成本高於可插拔方案 30% 以上，雲端廠商將暫緩部署。
• 標準推進緩慢：多數創始成員以觀察員身份參與，實際規範制定依賴 Ayar Labs 和 Intel 貢獻，若後者戰略調整，標準可能停滯。

市場風險

• 全球 AI 投資週期性回落，可能導致 CAPEX 收縮，延緩客戶對下一代光互連的採購決策。

上述風險均為行業分析師和 OCI 自身在多次研討會中指出的挑戰，並非對特定公司或產品的價值判斷。

12 誤讀糾偏

1. “OCI MSA 是新的光模組標準，要取代 QSFP‑DD/OSFP” — 錯誤。OCI 定義的是晶片到光引擎的介面，而不是模組外形或面板聯結器。OCI 下的光學引擎仍可封裝在類似可插拔或板載模組裡，但不涉及其機械尺寸。它不“消滅”可插拔標準，而是在其上游提供統一的電氣連路。

2. “OCI 是 Ayar Labs 的私有技術” — 誤讀。Ayar Labs 貢獻了大量初始技術，但規範歸 MSA 全體成員所有，Intel、NVIDIA、Broadcom 均擁有投票權。任何廠商均可基於公開規範開發相容產品，無需獲得 Ayar 單獨授權。

3. “有了 OCI，就能實現全光晶片間互連” — 不完整。OCI 提供的是介面規範，實現還需要配套的光學引擎、雷射器、光纖基礎設施和 OCS 排程。它好比制定了插頭標準，但電網與燈泡仍需其他環節配合。

4. “OCI 將迅速替代銅互連” — 不準確。在機架內 3 米以下，銅纜成本與功耗仍具優勢。OCI 現階段主要瞄準 30 米到 2 km 的交換級、跨排及園區場景，銅光兩者將長期共存。

5. “OCI MSA 會使所有 CPO 產品價格下降” — 長期看多源採購有助於降本，但前期由於研發分攤、專用封裝產線投資，早期 OCI 產品價格可能高於現有私有方案；降本效應需產量達到百萬級以後才會顯現。

13 最新事件

• 2023 年 6 月 28 日：Ayar Labs、Intel、NVIDIA、Broadcom、TSMC、日月光等聯合宣佈成立 OCI MSA，公佈技術白皮書架構，目標 2024 年完成 1.0 規範。
• 2024 年 2 月：OIF 與 OCI MSA 共同舉辦線上研討會，確認雙方將在 224 Gbps SerDes 與 CPO 鏈路訓練方面協作。
• 2024 年 3 月 OFC：Ayar Labs 現場展示 SuperNova 多波長光引擎，宣稱符合 OCI 草案，實現 4 Tb/s 總頻寬；Intel 展出基於 OCI 介面的 800 Gb/s 矽光子引擎原型，計劃 2025 年量產。
• 2024 年 8 月 Hot Chips：Broadcom 演示 Tomahawk 5 交換器通過 OCI 相容埠直接輸出 DWDM 光訊號，省去可插拔光模組。
• 2024 年 10 月 OCP Global Summit：Meta 釋出光互連解耦白皮書，引用 OCI MSA 作為備選標準；Synopsys 推出首個 OCI 相容 SerDes PHY IP。
• 截至 2024 年 12 月，公開資料未見 OCI MSA 釋出正式 1.0 規範全文，亦未有公告新成員加入或調整。推測規範仍在小組審查階段，預計隨 2025 年 OFC 會有更多細節揭露。

14 追蹤指標

為了持續追蹤 OCI MSA 對產業的實際影響力，可以關注以下指標與事件：

指標	說明	來源/頻率
OCI 成員數量變化	新增 GPU 廠商、CSP 或光模組商加入	OCI 官網新聞，每半年更新
正式規範版本釋出	1.0、1.1 等文本公佈	官網或行業標準資料庫
晶片廠商 Roadmap 中 OCI 接口出現	Intel、NVIDIA、AMD 的處理器路線圖是否標明 OCI 支援	各公司投資者會議、產品釋出會
SerDes IP 廠商 OCI 認證	Synopsys、Cadence 等 IP 通過合規測試	EDA 公司新聞
CPO 樣片或量產公告	雲端商試點 CPO 交換器/加速