PIC
1. 3 秒看懂
光子積體電路（Photonic Integrated Circuit, PIC）是在單一晶片上整合雷射器、調變器、波導、光開關與探測器等光學元件的微型化光子晶片。它以光子取代電子作為資訊載體，實現極高頻寬、超低延遲、低傳輸損耗與天然抗電磁干擾，從而突破傳統銅互連在 AI 叢集與資料中心內遭遇的“銅牆”功率‑距離極限。當前主要場景涵蓋資料中心光互聯、相干光通訊、雷射雷達、量子感測與醫療成像；尤其在 AI 硬體互聯中，共封裝光學（CPO）與可插拔 800G/1.6T 光模組正在成為核心拉力。產業面臨的主要挑戰包括矽基高效光源整合、異質封裝成本高企以及通用設計工具鏈尚不成熟。
2. 3 分鐘產業解釋
光子積體電路與電子積體電路（EIC）理念相似，但處理的不是電流而是光訊號。根據基底材料平台，PIC 劃分為矽光子（SiPh）、磷化銦（InP）、氮化矽（SiN）與薄膜鈮酸鋰（LNOI）等，各有獨特定位：
- 矽光子（SiPh）：複用互補金氧半導體（CMOS）工藝，晶圓尺寸大、成本低；但矽屬間接帶隙半導體，無法高效發光，必須通過異質鍵合 III‑V 族材料引入光源。
- 磷化銦（InP）：直接帶隙材料，可單片整合雷射器、光放大器、電吸收調變器與探測器，是高效能相干收發器的基石。
- 氮化矽（SiN）：在可見光至近紅外波段實現超低傳播損耗，適合窄線寬雷射、原子鐘、量子操控等無源或低熱致效應場景。
- 薄膜鈮酸鋰（LNOI）：憑藉極高電光係數大幅降低調變器驅動電壓與體積，近年來成為高速調變的熱門平台。
一個實用的 PIC 通常將可調諧雷射光源、電光調變器（馬赫‑曾德爾干涉儀或微環諧振腔）、波長分波多工器（陣列波導光柵或級聯 MZI）、耦合器與波導型探測器集成於單顆晶片，並外掛 CMOS 控制 ASIC 進行熱光或載流子效應調諧。在 AI 資料中心，PIC 是 共封裝光學（CPO） 的核心光子引擎，使光收發器與交換 ASIC 緊耦合，單通道速率正從 112 Gbit/s 向 224 Gbit/s 躍遷；同時，通過密集波長分波多工（DWDM），一根光纖可承載數十乃至上百個波長，讓 800G ZR 等相干可插拔模組成為現實，支撐分散式 AI 訓練叢集的長距組網。
3. 技術原理
PIC 的本質是 導波光學：光被束縛在亞微米至數微米寬的高折射率波導芯層中（如矽、InGaAsP、SiN 等），通過倏逝波耦合實現功率分配，藉助干涉、諧振等結構完成訊號調變與路由。
關鍵元件及其工作機制
- 雷射器：InP 平台通過量子阱有源區注入電流，實現粒子數反轉，利用分散式布拉格反射鏡（DBR）或採樣光柵（SG‑DBR）構成選頻腔，輸出連續光；矽光平台則需通過晶圓鍵合或微轉印將 III‑V 族有源層與矽腔對準。
- 調變器：馬赫‑曾德爾調變器（MZM）基於雙臂相位差產生干涉光強變化。矽光利用等離子色散效應（載流子耗盡/注入）調變折射率；InP 利用量子限制斯塔克效應；LNOI 則基於普克爾斯效應，具備純相位調變與超高頻寬潛力。
- 微環調變器與濾波器：微環諧振腔藉助行波共振使特定波長顯著耦合，通過電熱調諧諧振波長實現強度調變或波長選擇。尺寸僅數十微米，但需精確溫控。
- 波長分波多工器（WDM）：陣列波導光柵（AWG）將多波長訊號合路/分路；級聯 MZI 同樣能實現平頂濾波通道。
- 光電探測器：矽基波導壁上外延生長鍺（Ge）吸收層，實現電響應，常見頻寬超過 60 GHz。
晶片內光訊號路徑示意
[ 可調諧雷射器 ] → [ MZM / 微環調變器 ] → [ WDM 合波器 ] →→→ [ 光纖出射 ]
↑ 電注入 ↑ 射頻訊號 ↑
[ 波長鎖定 ] [ CMOS 控制 ASIC ] [ 多個波長光源 ]（虛線框內完成光電融合閉環控制）
4. 關鍵引數
PIC 效能由以下維度綜合衡量，典型數值為產業界與文獻綜合（未標明年份即屬通用工藝水平，具體依代工平台與設計而異）：
| 引數 | 說明 | 典型範圍 / 例項 |
|---|---|---|
| 光波導傳播損耗 | 單位長度光功率衰減 | 矽波導（C 波段） 2 – 3 dB/cm；SiN 超低損耗波導 <0.1 dB/cm（可見光）；InP 波導 ~1 – 3 dB/cm |
| 調變器頻寬 | 3 dB 電光頻寬 | 矽 MZM 可達 ≥ 50 GHz；LNOI 強度調變器 > 100 GHz；支援 ≥ 64 GBaud 符號率（面向 800G） |
| 每通道資料速率 | 單波長淨速率 | 當前主流 100 Gbit/s/λ，向 200 Gbit/s/λ 演進；PIC 融合 DWDM 實現單纖 800G/1.6T |
| 雷射器線寬與可調諧範圍 | 頻率純度與波長彈性 | InP pITLA 全 C 波段可調（~4.8 THz），支援 ≥ 48 個 100 GHz 間隔的 DWDM 通道（EFFECT Photonics 產品規格） |
| 能效（功耗） | 每位元能量消耗 | 矽光共封裝鏈路目標 <5 pJ/bit（不含交換 ASIC）；SiPh 可插拔 800G 模組典型約 14 – 16 W（來源：OIF 2023 白皮書；具體數值因數字訊號處理器 DSP 不同而異） |
| 整合度 | 單晶片功能密度 | EFFECT Photonics pITLA 將雷射腔、放大器、波長鎖定完全整合，外形可嵌入 QSFP‑DD 殼體（公開資料未見具體面積） |
| 衰減與訊雜比 | 系統鏈路預算 | 面向 80 km 以上相干傳輸的 800G ZR 模組典型發射功率 >-10 dBm，接收靈敏度 <-20 dBm（OIF‑800ZR 規範） |
注：部分指標如 pJ/bit 與具體工藝、DSP 及調變格式強相關，不同代工廠和產品存在較大差異。
5. 技術路線
PIC 的技術演進可概括為分立器件→平面光波迴路（PLC）混合整合→單片/異質異構整合→AI 驅動自動化設計四大階段。當前正處於 AI 與量子驅動的加速收斂期：機器學習逆向設計可以一次性生成滿足多維目標（插入損耗、消光比、頻寬）的器件幾何，量子方法探索了組合波長路由的最佳化（參見 2025 年預印本）。
主流材料平台對比
| 特性 | 矽光 (SiPh) | 磷化銦 (InP) | 氮化矽 (SiN) | 薄膜鈮酸鋰 (LNOI) |
|---|---|---|---|---|
| 有源功能（發光、放大） | 需異質整合 III‑V | ✔ 單片整合有源區 | ✗ 本徵無發光 | ✗ 需異質整合光源 |
| 無源波導損耗 | 中等 (彎曲半徑小) | 中等 | 極低 (可見‑近紅外) | 較低，尚工藝最佳化中 |
| 調變機制與速度 | 等離子色散，≥50 GHz | 電吸收/電光，≥64 GBaud | 熱光/壓光（較慢） | 普克爾斯效應，>100 GHz |
| CMOS 相容性與量產 | ✔ 200 mm/300 mm 晶圓 | ✗ 100 – 150 mm InP 晶圓，良率與尺寸受限 | ✔ 200 mm Si 襯底工藝 | ✔ 4‑6 英寸晶圓，穩步尺寸放大 |
| 光電融合度（含光源） | 需外腔或鍵合雷射器 | 極高，全單片整合 | 僅無源路由 | 混合鍵合引入光源 |
| 典型用例 | 數通短距（DR/FR）、CPO | 相干 DWDM 可調諧收發器 | 量子操控、冷原子捕獲、高 Q 感測 | 超高速調變、微波光子 |
| 生態成熟度 | 已有多源專案（MPW）PDK | 較成熟但專用工藝 | 科研為主，少數代工廠 | 快速產業化，PDK 逐漸豐富 |
資料來源：行業報告與學術文獻定性歸納。
異質整合：走向平台統一
當前最前沿的路線是將 III‑V 有源層與矽光子無源波導通過晶圓級直接鍵合融合，同時引入 LNOI 薄膜實現純相位高速調變，形成“Si+InP+LNOI”的萬能平台。台積電的 COUPE（Compact Universal Photonic Engine）及 A*STAR IME 的矽光方案均朝此邁進。
6. 上游
PIC 製造產業鏈上游涵蓋晶圓襯底、外延片、超高精度微納加工裝置、設計自動化和光封裝材料。
襯底與外延
- SOI 晶圓：矽光基石，主要由 Soitec、信越化學等供應 200 mm/300 mm 規格。
- InP 外延片：由 IQE、Sumitomo Electric、LandMark Optoelectronics 等提供，採用金屬有機物化學氣相沉積（MOCVD）或分子束外延（MBE）生長量子阱結構。
- SiN 薄膜：通過 LPCVD 或 PECVD 沉積於矽襯底，由 LioniX、UNLOC 等代工廠最佳化超低損耗工藝。
- LNOI 晶圓：NanoLN（濟南晶正）等供應商提供高質量薄膜鈮酸鋰‑矽鍵合襯底。
設計工具與 PDK
- 傳統電磁模擬：Lumerical（Ansys）、COMSOL、MODE Solutions 用於 FDTD、FEM 器件模擬；VPIphotonics 用於鏈路系統模擬。
- AI 加速設計：基於生成模型的逆向設計架構（如 DeepPhot、PhotonNets）開始進入產業視野；預印本提出利用量子最佳化求解波長路由（2025 年文獻，待持續追蹤）。
- 開源/開放 PDK：SiEPIC‑EBEAM、IME 矽光 MPW、Luceda Photonics IPKISS、EFFECT Photonics 的 InP PDK（部分）等，降低無晶圓端設計門檻。
關鍵裝置
- 光刻：電子束光刻（EBL）用於低損耗波導光柵，DUV 光刻（248 nm/193 nm）用於量產矽光，Nanoimprint 可降低 InP 成本。
- 刻蝕與沉積：深矽刻蝕（Bosch 工藝）用於矽波導；RIE/ICP 用於 InP、SiN；PECVD/LPCVD 沉積二氧化矽包層。
- 鍵合與封裝：EV Group 的晶圓級直接鍵合、FineTech 的貼片機、光纖陣列主動對準系統、熱電製冷器（TEC）等；異質整合的關鍵瓶頸仍在於亞微米對準良率和高密度電互連。
7. 下游
PIC 最終以光模組、光子引擎、感測模組等形式進入各行業，AI 與通訊是當前體量最大的拉動力。
資料中心與 AI 光互聯
- 可插拔光模組：800G QSFP‑DD/OSFP 與 1.6T 光模組已規模發貨，核心由 InP 或矽光 PIC 構成（來源：LightCounting 2024 年 4 月報告）。
- 共封裝光學（CPO）：將光子引擎與交換晶片封裝在共同基板，省去可插拔介面。Broadcom 2024 年 3 月推出 51.2 Tbits/s 的 CPO 交換器，標誌著矽光 PIC 從可插拔向板載級整合的重大轉折。
- 線性驅動與有源光纜（AOC）：去除 DSP 的 LPO/LRO 方案對 PIC 線性度與消光比提出更高要求，推動調變器技術升級。
相干通訊與 5G/6G 承載
- 長距與城域 DWDM 傳輸依賴 InP 可調諧 PIC，單晶片覆蓋 C 波段 64 個通道，賦能 800G ZR 及 400G ZR 光模組。
- 下一代 6G 前傳與中回傳需低功耗、小型化光收發，矽光 PIC 在多通道整合上具備優勢。
感測與量子
- 雷射雷達：矽光 OPA（光學相控陣）與調頻連續波（FMCW）雷射雷達使用 SiN+SiPh 混合 PIC，實現無機械掃描。
- 量子資訊處理：SiN PIC 已成功在冷原子實驗（銣‑87 磁光阱）中替代龐大光學平台（2025 年預印本）；整合雙光子源、量子金鑰分發（QKD）晶片亦逐步走向實用。
- 生物醫學：片上干涉感測器、可穿戴血氧檢測晶片利用 PIC 小型化與抗干擾特性。
8. 受益公司
以下列舉公開業務與 PIC 直接相關的代表性企業，僅作產業圖譜展示，不構成任何投資與買賣建議。
綜合平台與代工
- 台積電：2024 年 4 月北美技術論壇揭露 COUPE 矽光平台，目標 2025 年量產，系 3D 封裝道路上的光子引擎方案（來源：台積電投資者演示）。
- 格羅方德：提供矽光 MPW 代工（45CLO/90WG 工藝），多家無晶圓設計公司下單。
- LioniX International：氮化矽超低損耗代工龍頭，為量子與微波光子提供定製模組。
垂直整合光模組/光引擎
- Coherent（前 II‑VI）：全球 InP 雷射器與收發器頭部供應商，2023 財年網路業務營收約 46 億美元（含相干可插拔與泵浦雷射）。
- Lumentum：InP PIC 的可調諧雷射器陣列廣泛用於相干系統，並在矽光領域版面配置。
- 中際旭創：2023 年光模組出貨量位列全球前三，已釋出基於矽光 PIC 的 1.6T 樣機（來源：OFC 2024 展示）。
- EFFECT Photonics：專注低成本全 InP PIC 的 pITLA，已驗證 100G ZR 效能並出擊 800G 相干市場。
- Broadcom：矽光/InP 光引擎自主配套，2024 年推出 51.2T CPO 系統。
- Marvell：通過部署 PAM4 DSP 與矽光平台，提供整體 CPO 互連方案。
設計 IP 與工具
- Luceda Photonics：IPKISS 設計架構與 PDK 服務覆蓋矽光、InP、LNOI。
- Synopsys / Ansys：光電子聯合模擬工具，配合台積電 COUPE 流程。
注：部分企業業務涉 PIC 但未獨立揭露，財務數字來自 2023–2024 年財報或公司公告。
9. 市場規模
以下資料均基於公開第三方研究，口徑及來源均已標註，展示 PIC 所嵌入的細分市場體量。
- 矽光子晶片市場：據 Yole Intelligence 2023 年報告 “Silicon Photonics 2023”，2022 年矽光子晶片市場約 1.8 億美元，預計 2027 年將達到 9.7 億美元，複合年增長率 ~40%。
- CPO 光引擎市場：Yole 2024 年報告 “Co‑Packaged Optics 2024” 預測 CPO 光引擎營收將從 2023 年僅數百萬美元攀升至 2033 年的 26 億美元，主要受交換器 CPO 與 XPU‑光學互連推動。
- AI 叢集高速光模組：LightCounting 在 2024 年 4 月釋出的《High‑Speed Optics for AI Clusters》中指出，2024 年全球 800G 及以上光模組發貨量將超過 900 萬隻，主要由輝達等 AI 客戶拉動；到 2028 年，AI 叢集用光元件市場規模將超過 100 億美元（含 DSP、PIC、雷射器等）。
- 相干可插拔市場：Cignal AI 2023 年追蹤資料顯示，400G ZR/ZR+ 與 800G ZR 相干可插拔模組 2023 年出貨量約為 50 萬端，預計 2027 年突破 150 萬端；這些模組幾乎全部依賴 InP PIC 或矽光異質整合。
注：PIC 作為元件嵌於模組中，暫無獨立市場統計，上述為直接相關的光模組/光引擎市場。若希望觀察純 PIC 晶片產值，公開資料未見統一口徑。
10. 玩家對比
按技術路線與整合度，可將全球主要 PIC 參與方進行定性分層（市場份額因繫結模組銷售、多數未單獨揭露，故以技術成熟度、量產規模與客戶覆蓋度為比較維度）。
| 玩家類別 | 代表企業 / 機構 | 首選平台 | 技術亮點 | 量產態勢（截至 2024 年） |
|---|---|---|---|---|
| 平台代工 | 台積電 COUPE、格羅方德、IME、LioniX | SiPh、SiN | 先進封裝融合光子、低損耗 SiN 環 | COUPE 預計 2025 量產；GF 已有 MPW |
| 全整合 InP | EFFECT Photonics、SMART Photonics（荷蘭）、Lumentum | InP | 單片可調諧雷射器+放大器+調變器全整合 | EFFECT 小批量出貨；SMART 開放 MPW |
| 矽光子光模組 | 中際旭創、新易盛、光迅、Cisco（Acacia）、Marvell | SiPh（部分異質） | 高密度收發引擎、1.6T 初代 | 2024 年 800G 矽光模組批次發貨 |
| CPO 交換器先驅 | Broadcom、Innovium（？） | SiPh | 將光引擎與 Tomahawk 5 交換器共封裝 | 2024 年 51.2T CPO 系統交付雲端客戶測試 |
| 量子/感測專用 | QphoX、QuiX、中科院微系統所 | SiN、LNOI | 超低損耗、可見光操控 | 科研及小批次應用，產業規模尚小 |
| 薄膜鈮酸鋰新銳 | HyperLight、Liobate、光庫科技 | LNOI | 驅動 3V、頻寬 100 GHz 調變器 | 多處於樣片與認證，預計 2025–2026 年嵌入模組 |
來源：企業公告、OFC 2024 演示、行業媒體；未經獨立核實的技術指標為宣佈值。
11. 風險
- 技術瓶頸：矽基光源異質鍵合仍存良率與可靠性挑戰；SiN 與 LNOI 缺乏片上放大能力，限制了鏈路預算；多材料平台融合導致光‑熱‑機械應力交叉干擾。
- 封裝成本與良率：光纖陣列主動對準與雷射焊接時間過長，封裝成本一度超過晶片本身（典型佔據模組總成本的 30%–50%）；晶圓級扇出封裝正在改善，但大規模量產尚未驗證。
- 設計自動化與標準化：PDK 碎片化嚴重，代工廠間無統一設計規則；AI 逆向設計實現尚在學術階段，產業可用工具鏈仍有空白。
- 供應鏈集中度：高階 InP 外延片由少數日美歐廠商供給；深矽刻蝕與高精度鍵合裝置依賴進口，地緣政策可能影響交付。
- 需求波動：AI 資本支出若放緩，CPO/800G 訂單可能下調；傳統電信市場去庫存週期或拖累相干需求。
- 銅互連的防禦性演進：超短距應用內，有源電纜（AEC）與晶片到晶片的 microLED 方案（如 Avicena）在功耗與成本上仍對 PIC 構成替代威脅。
12. 誤讀糾偏
1. “矽光子就是 PIC 的全部” ❌ 誤讀。矽光僅僅是 PIC 的一個平台。在需要高效光源、光放大或超低損耗的場景，InP 和 SiN 不可替代。商用 PIC 常見的是多材料異質整合，並非純矽。
2. “雷射器可以像電晶體一樣輕鬆整合到矽光晶片” ❌ 誤讀。矽是間接帶隙，無法高效電致發光。目前主流引入方式為鍵合或轉印 III‑V 層，工藝複雜。EFFECT Photonics 選擇全 InP 方案跳過矽發光難題，但犧牲了部分與 CMOS 的大規模融合便利性。
3. “PIC 只用於通訊，與感測等無關” ❌ 誤讀。PIC 在 FMCW 雷射雷達、冷原子量子操控、片上生物感測器等領域正加速滲透，甚至可能成為起量後超越通訊的場景。例如 SiN PIC 已完成磁光阱整合（Snijders et al., 2025 預印本）。
4. “光子晶片將完全取代電子晶片” ❌ 誤讀。PIC 並非替代 EIC，而是兩者融合。光擅長傳輸與路由，電子擅長閾值邏輯與儲存，未來是光‑電協同架構，CPO 恰是這一理念的體現。
5. “目前 PIC 設計已像 EIC 那樣全自動化” ❌ 誤讀。光子設計仍嚴重依賴專家經驗與電磁模擬，雖然 AI 加速設計成果湧現，但缺乏像 EDA 工具般的統一標準與可製造性檢查，離“版圖生成即正確”還有距離。
13. 最新事件
- 2024 年 3 月，Broadcom 釋出 51.2 Tbits/s 共封裝光學交換器（Tomahawk 5 搭配矽光光引擎），標誌著 CPO 從概念正式進入資料中心極少數早期客戶試用（來源：Broadcom 2024 年 3 月新聞稿）。
- 2024 年 4 月，台積電技術論壇揭露 COUPE 平台，擬將光子引擎與電子 IC 三維堆疊，計劃 2025 年量產，推動矽光進入 AI 互連（來源：台積電 2024 年北美技術論壇材料）。
- **Ayar Labs 在 202