PTP
1 3 秒看懂
PTP（Precision Time Protocol，精確時間協議，IEEE 1588） 是在標準乙太網路等分組交換網路中實現亞微秒乃至納秒級時鐘同步的協議。它讓分佈在網路各處裝置的內部時鐘與一個權威時間源嚴格對齊，是AI萬卡叢集平行計算協同、5G TDD制式基站相位同步、智慧電網差動保護等場景的“隱形時間基準”。產業層面，PTP的滲透速度與AI算力基礎設施規模及網路複雜度高度正相關，是評估高階網路裝置（交換晶片、智慧網絡卡、時間伺服器）價值增量的一個有效觀測點。
2 3 分鐘產業解釋
一個大型模型訓練集群裡的數萬張GPU就像一支超大型交響樂團，任何一小節節奏錯位都會讓整個樂章失效。PTP在其中扮演分散式指揮的角色：它不斷地在網路中發放精準的時間“節拍”，並補償每一條通訊鏈路的延遲，讓每一張 GPU 的本地時鐘彼此保持在 < 100 納秒 的偏差範圍內（實際精度取決於網路設計和對抖動的壓制能力）。
在分散式訓練（如張量並行、流水線並行、專家混合）過程中，梯度同步、All‑Reduce 操作和引數更新都需要極為精確的時間視窗排程。若時鐘不同步，一個GPU以為“收集完成”並開始下一輪計算時，其他節點可能還在傳輸，造成流水線阻塞、浮點運算利用率（MFU）下降，甚至產生隱秘的收斂錯誤。傳統的 NTP 依賴軟體時間戳，精度通常在毫秒級別，完全無法支撐數百 GB/s 通訊頻寬下的梯度同步節奏。PTP 通過把時間戳下沉到物理層硬體打標，並在交換節點內部進行駐留時間補償，克服了作業系統和協議棧引入的隨機延遲，使得“用普通乙太網路搭建確定性時序網路”成為現實。AI 叢集從千卡走向十萬卡的過程中，PTP 是確保算力不被通訊開銷空耗的關鍵底座，其價值不在於協議本身的授權費，而在於支撐了網路裝置向更高附加值演進的特性集合。
3 技術原理
PTP 的核心目標：在分組網路中，讓從時鐘（Slave）推算出自己與主時鐘（Master）之間的時間偏差 Offset和鏈路延遲 Path Delay，從而將本地時鐘校準到主時鐘。
3.1 關鍵機制
O 時鐘層級與最優主時鐘演算法（BMCA） PTP 域內裝置通過 BMCA 動態協商出時鐘樹：根部為 Grandmaster（可來自 GNSS/原子鐘或一個本地高穩晶振），中間可部署邊界時鐘（BC）或透明時鐘（TC），末端為普通從時鐘。BMCA 可基於時鐘質量（class、accuracy、variance）自動進行故障倒換，保證同步鏈路冗餘。
O 延遲請求‑響應與對等延遲機制 最經典的兩步法端到端延遲測量如下（硬體時間戳在 PHY/MAC 層捕捉 T1～T4）：
Master Slave
| |
|--- Sync (T1@Master) -------->| (T2@Slave)
|--- Follow_Up (攜帶 T1) ----->| (或單步模式在 Sync 內嵌 T1)
|<-- Delay_Req (T4@Slave) -----| (T3@Master)
|--- Delay_Resp (攜帶 T3) ---->|計算（假定上下行鏈路延遲對稱）：
- 鏈路延遲 = [(T2 - T1) + (T4 - T3)] / 2
- 時間偏移 = (T2 - T1) - 鏈路延遲
由此 Slave 調整自身時脈頻率和相位，使 Offset 趨於零。PTPv2.1 還增加了對等延遲（Peer‑delay）機制，用於 TC 環境中逐跳測量。
O 硬體時間戳 時間戳在乙太網路 PHY 層或 MAC 層近物理埠處生成，將軟體棧、DMA 緩衝區、作業系統的數十微秒抖動排除在外。這是 PTP 達成亞微秒精度的物理基礎。支援該功能的網絡卡（如 NVIDIA ConnectX 系列）和交換晶片（如 Broadcom Tomahawk 系列）已成為 AI 叢集的標配。
O 透明時鐘 (TC) 與邊界時鐘 (BC)
- 透明時鐘：測量 Sync 報文在裝置內的駐留時間（從入口 PHY 到出口 PHY），並將其累加到報文尾部的校正欄位（correctionField），下游節點可自動補償，從而消除每一跳的路由/排隊延遲影響。
- 邊界時鐘：終結一個 PTP 域併成為另一域的主時鐘，通常用於跨域或跨路由邊界，適合大型資料中心的分層同步架構。
O Profile 機制 IEEE 1588 定義了“Profile”以適配不同場景，如：
- 預設 Profile (Annex J)：通用區域網環境。
- Telecom Profile (G.8275.1 / G.8275.2)：面向 5G 承載網的頻率和相位同步。
- gPTP (IEEE 802.1AS)：時間敏感網路（TSN）的核心，用於工業控制和車載乙太網路。
- SMPTE ST 2059：用於廣電製播。 AI 計算叢集主要採用預設 Profile 或其內部簡化版，往往會結合資料中心橋接（DCB）和 PFC 等無損網路機制來控制抖動。
4 關鍵引數
精確的時鐘同步效能由一組可量化的工程指標表徵。以下引數直接決定 PTP 在 AI 訓練叢集和工業應用中的可用性。
| 引數 | 定義 | 典型目標 / 業界水平 | 備註與來源 |
|---|---|---|---|
| 端到端同步精度 | 從 Grandmaster 到最末端 Slave 的時間偏差的最大穩態誤差 | 100 ns ~ 1 µs（精心控制的資料中心內）；部分先進方案宣稱 < 50 ns | NVIDIA SuperPOD 設計指南要求節點間時鐘偏差 < 100 ns（來源：NVIDIA 公開架構白皮書, 2024）；效能依賴網路跳數和硬體時間戳精度 |
| **最大時間偏差 (Max | TE | )** | 全網任何兩個節點間的最大時間誤差 |
| 收斂時間 | 網路拓撲或 Grandmaster 切換後恢復穩定同步所需的時長 | 亞秒至數秒（理想）；大規模域可能需數十秒 | 受 BMCA 收斂速度和頻率調節演算法（如 PI 控制器）影響；資料來自公開實現 linuxptp |
| 時間抖動 / 峰峰值波動 | 即時 Offset 值的短期波動大小，反映同步噪聲 | 數十納秒抖動（高質量主時鐘、無損網路下） | 抖動過大將導致 GPU 通訊對齊視窗飄移，降低有效頻寬 |
| 可擴充套件性（域內節點數） | 單個 PTP 域支援的從時鐘數量 | 數百至數千臺；通過 BC 級聯可支援更大規模 | 超大規模 AI 叢集（>10k GPU）通常採用分層 PTP 架構，每一層使用 BC 隔離 |
| 可靠性 | Grandmaster 失效後的保護切換能力 | 主備 Grandmaster 自動切換，中斷時間 < 100 ms（可配置） | 依靠 BMCA 或外部編排器實現。極限場景下引入 GNSS 雙備份源 |
| 鏈路延遲不對稱容限 | 上下行鏈路延遲不一致時的偏差補償能力 | 無補償下，1 µs 不對稱直接產生約 1 µs 的 Offset 誤差 | 高階部署採用 TC 或全網對稱佈線加以控制；來源：IEEE 1588‑2019 附錄討論 |
注：以上數值為文獻綜合，具體產品指標可能有所不同，建議查閱裝置廠商資料表。
5 技術路線
PTP 並非唯一的時間同步手段。產業實踐中，按精度等級和場景不同，主要技術路線對比如下：
| 特性 | PTP (IEEE 1588) | NTP | GNSS 授時 (GPS/北斗) |
|---|---|---|---|
| 典型同步精度 | < 1 µs（硬體時間戳、受控網路） | 1～50 ms（廣域網）、100 μs～1 ms（區域網） | < 10 ns（直接衛星訊號） |
| 硬體依賴 | 必須全網裝置支援硬體時間戳（交換晶片/網絡卡） | 無硬體要求，軟體實現 | 每節點需專用天線、接收機，室外訊號 |
| 成本結構 | 中等額外 BOM 成本（已內化至主流晶片） | 零成本（作業系統內建） | 高額天線、饋線及安裝成本 |
| 室內/遮擋環境 | 適用，依賴網路本身 | 適用 | 失效（需將 GNSS 轉接為 PTP 再分發） |
| AI/HPC 適用性 | 核心方案。保障萬卡平行計算時序 | 不適用 | 通常作為 Grandmaster 時間源，而非直接連到每張 GPU |
| 典型標準/Profile | IEEE 1588‑2019, gPTP, G.8275.x | RFC 5905, Internet 標準 | NMEA, 各衛星系統 ICD |
| 未來演進 | 融入 UEC 規範、TSN、AI 網路 | 維持網際網路時間服務 | 多模多頻接收，不再自己直接做端到端同步 |
補充說明：
- 同步乙太網路 (SyncE)：僅傳遞頻率同步，常與 PTP 結合形成“頻率+相位”完整方案，在電信承載網中已成標配。
- White Rabbit (WR)：基於 PTP 的拓展，利用物理層頻率恢復和數字雙混頻鑑相實現亞納秒精度，主要用於科研裝置（如 CERN 加速器）和少數超高階儀器。當前未在商業化 AI 叢集中規模採用。
來源：IEEE 1588‑2019 標準；NVIDIA 網路技術文件；各廠商公開白皮書；《資料中心網路時鐘同步技術白皮書》（ODCC, 2024）。
6 上游
PTP 上游支撐層可分為晶片/器件與基準時鐘源兩類。
6.1 晶片/器件
- 交換晶片：博通（Tomahawk 5 / Jericho3-AI）、Marvell（Teralynx 系列）、思科 Silicon One、輝達 Spectrum 系列均在硬體中集成了 PTP 時間戳引擎和 TC/BC 功能。此類晶片通常將時間戳標註在 MAC 側，可獲得數十納秒以內的內部抖動。
- 智慧網絡卡/DPU：NVIDIA ConnectX‑7/8、BlueField‑3 DPU、Intel E810 系列、AMD Pensando 均支援硬體 PTP。ConnectX‑7 在 PTP 二步模式下可實現終端側 < 50 ns 的主從時間偏差（參考 NVIDIA 公開 datasheet, 2024）。
- PHY 晶片：Marvell Alaska、Broadcom BCM848xx、Microchip (VSC8221) 等提供了物理層時間戳能力，主要用於工業裝置或高精度需求節點。
- 時鐘同步專用晶片：Microchip (ZL3073x)、Renesas (8A3404x)、TI (LMK 系列) 等，提供硬體 DPLL 和低抖動時鐘生成，幫助交換器/路由器恢復並保持高精度時間基準。
- FPGA：Xilinx (AMD) Zynq Ultrascale+ 和 Intel Agilex 常被用於建置 PTP Grandmaster 或時間敏感閘道器，可實現硬體級定製。
上游格局：目前公開資料未見針對“PTP 晶片”的獨立出貨量或營收統計；時間同步能力已作為交換晶片和網絡卡的功能模組深度整合。根據 650 Group 2024 年 4 月報告，2023 年全球資料中心交換晶片市場規模約 100 億美元 量級，其高階型號 100% 支援 IEEE 1588。智慧網絡卡方面，2023 年出貨量估計超過 400 萬端（Dell’Oro Group, 2024），主流產品均已內建 PTP。
6.2 基準時鐘源
- 高穩晶振：恆溫晶振（OCXO，穩定度可達 10⁻¹¹/s 級）和溫補晶振（TCXO）作為 Grandmaster 的守時核心。
- 原子鐘：小型化銣鍾、晶片級原子鐘（CSAC）在極高可靠性場景（如軍事、電力）中使用，成本仍偏高（單臺 > $1k，公開資料未見 AI 叢集採用）。
- GNSS 接收模組：u-blox、Trimble、Septentrio 等提供多頻多模接收器，作為 Grandmaster 的絕對時間源。
上游供應高度集中：博通主導交換晶片，NVIDIA 主導智慧網絡卡，時鐘 EDA/IP 核心供應商如 Synopsys、Cadence 也提供了 PTP 設計 IP，進一步降低了晶片廠商整合門檻。
7 下游
PTP 的下游應用場景覆蓋多個高價值領域，各場景對精度的要求與容忍的對齊視窗大小各異。
7.1 AI/HPC 計算叢集
這是當前增長最快、推動技術升級最顯著的下游市場。大型模型訓練叢集（如 GPT‑4 級到 GPT‑5 級）要求上千至數萬 GPU 的通訊在微秒級別步調一致。據 NVIDIA 2024 年於 Hot Chips 揭露的資料，GB200 NVL72 機櫃內通過 NVLink 域使用基於 PTP 的時間同步來排程多 GPU 的 All‑Reduce 與 All‑to‑All 通訊，確保時序佇列不出現滑序。乙太網路 RDMA（RoCEv2）叢集則依賴 PTP 消除節點間時鐘偏差，以保障 RoCE 流量優先順序對映的精確性。下游直接客戶為超大規模雲端服務商（hyperscaler）與主權 AI 算力建設方，其網路裝置資本支出持續增長：根據 Dell’Oro Group 2025 年 1 月報告，2024 年全球資料中心乙太網路交換器營收年增率增幅 > 20%，其中 AI/AI 後端網路貢獻了增長動力的半數以上。
7.2 5G 前傳/中傳
5G TDD 制式基站（gNB）需要 ±1.5 µs 的相位同步，否則會造成鄰頻干擾和切換失敗。3GPP 明確採用 PTP (G.8275.1) 作為時鐘同步解決方案。5G 基站數量全球部署超 500 萬站（GSA, 2024），每一基站回傳均需要 PTP 或 SyncE+PTP 混合授時，形成了龐大但成熟的存量+增量需求。
7.3 智慧電網與能源
基於同步相量測量單元（PMU）的廣域測量系統（WAMS）和差動保護要求全域角度同步誤差小於 1 µs，是電力自動化系統的核心安全技術。國家電網和南方電網均在變電站部署支援 PTP 的工業交換器和時間伺服器，要求滿足 IEC 61850-9-3 等電力 Profile。
7.4 工業自動化
運動控制（如多軸數控機床、機器人聯動）與分散式 I/O 需要確定性的週期時間同步（等時間步），PROFINET IRT、EtherCAT（雖非標準 PTP 但理念相似）、以及基於 TSN 的 OPC UA FX 都在底層引入了 IEEE 802.1AS (gPTP)。
7.5 金融交易
MiFID II（歐盟金融工具市場指令）和 SEC 的 CAT 規則要求交易記錄和訂單的時間戳精度達到 100 µs～1 µs 級別。交易所和做市商在資料中心內大量部署 PTP 時間伺服器（如 Meinberg、Spectracom/Orolia），同步交易席位的打戳時鐘。
下游需求總結：AI 計算領域正在成為 PTP 的新增量極，其爆發速度遠高於傳統通訊和工業長期慢速演進，並推動 PTP 功能從“可選”變為“必需”。公開資料未見 PTP 在各場景的精確支出拆分，但通過作為下游基座的網路裝置端的採購金額可間接對映其規模。
8 受益公司
以產業鏈位置劃分，以下公司因 PTP 技術滲透而享有核心競爭力提升，需注意PTP 幾乎從不構成任何公司主營業務營收的獨立揭露項，而是內化在裝置/晶片/解決方案的附加價值中。
8.1 網路晶片與裝置商
- 輝達 (NVIDIA, NVDA)：ConnectX 智慧網絡卡與 Spectrum‑X 乙太網路交換器為 AI 叢集提供端到端 PTP 方案，深度鎖定 MGX/NVLink 生態系統；其 SuperPOD 參考架構強制要求 PTP 同步。
- 博通 (Broadcom, AVGO)：Tomahawk 5、Jericho3‑AI、Thor 系列交換晶片對內建 PTP 硬體時間戳及 TC，且作為白盒交換器核心晶片向亞馬遜、Google等供貨，市場份額領先。
- 邁威爾 (Marvell, MRVL)：Teralynx 交換晶片及 Alaska PHY 產品線全面支援高精度 PTP，在資料中心和 5G 回傳市場與博通競爭。
- 思科 (Cisco, CSCO) / Arista (ANET)：在商用交換器軟體中提供 PTP BC/TC 和 GNSS 源整合支援，Arista 在超大規模資料中心份額逐年擴大。
- 華為：自研 Solar 系列交換晶片、CloudEngine 交換器以及 5G 承載裝置均支援高精度 PTP，其路由器+交換器埠份額在國內政企和電信市場佔主導。
8.2 專業時間伺服器與解決方案商
- Meinberg（德國，非上市）：LANTIME 系列時間伺服器和 IMS 平台在廣播、金融、電力領域被廣泛認可，可提供亞 10 ns 的參考精度。
- Orolia 集團（現 Safran）：旗下 Spectracom 品牌在北美金融、國防授時市場存在感強。
- Microchip Technology (MCHP)：提供時間同步板級方案（TimeProvider 系列）與高穩晶振、晶片級原子鐘，是眾多裝置商的幕後供應商。
- 國內廠商：浙江賽思電子、深圳智和（Haivision）、天奧電子等在國內電網、軌交、電信領域佔有率逐步提升，受國產化政策驅動。
8.3 半導體 IP & 晶振
- Synopsys (SNPS)、Cadence (CDNS)：提供用於 FPGA/ASIC 的 IEEE 1588 數字邏輯 IP 核，降低交換晶片/網絡卡設計門檻。
- 日本電波 (NDK)、Epson、Rakon、泰晶科技 等晶振製造商從 OCXO、TCXO 需求增長中獲益，高穩時鐘源是 Grandmaster 的物理基石。
核心邏輯：PTP 作為功能特性提升了網路硬體向更高階定位（針對 AI）的遷移和定價能力，因此更應關注在AI 網路市場高份額且能提供最緊耦合時間同步產品的晶片與裝置公司。
9 市場規模
獨立核算的“PTP 市場”公開資料未見，原因是該協議已成為網路裝置的基本功能，而非單獨計費模組。但可從以下幾組關聯市場推斷其商業空間。
- 資料中心交換器市場：根據 IDC 2024 年 12 月釋出的《全球乙太網路交換器季度追蹤》，2024 年全年整體乙太網路交換器市場營收超過 450 億美元，其中資料中心部分超越 200 億美元。AI 後端網路（Scale‑out/Scale‑up）已連續多個季度貢獻逾 30% 份額（Dell’Oro Group, 2025 年 1 月）。上述出貨的 AI 交換器（≥ 100 GbE）幾乎全部配備硬體 PTP。
- 智慧網絡卡及 DPU：據 Dell’Oro Group 2024 年 7 月報告，2024 年全球智慧網絡卡（含 DPU）市場規模預計達到 28 億美元，至 2028 年有望突破 75 億美元（複合增長率 ~28%）。AI 加速節點每臺伺服器通常配置至少一張支援 PTP 的網絡卡。
- 時間敏感網路 (TSN)：MarketsandMarkets 2023 年研究報告預測，全球 TSN 市場從 2023 年的 3.8 億美元 增長到 2030 年的 21.6 億美元（CAGR 28.1%）。PTP (gPTP) 是 TSN 的必選時鐘同步元件。
- 全球 5G 傳輸網路：Omdia 2024 年測算，5G 前傳/中傳裝置中支援 PTP/SyncE 的端口出貨佔 90% 以上，對應年發貨量數百萬埠，構成穩定存量翻新市場。
綜合來看，PTP 關聯的硬體市場 2024 年總價值已達數百億美元量級，AI 叢集是目前及未來數年拉動精度要求升級與裝置價值提升的絕對主引擎。（以上來源均已標註機構與報告時間，建議查閱原文以獲精確統計口徑。）
10 玩家對比
以下針對AI 叢集應用，比較主要網路方案商在 PTP 能力上的差異。資訊來自各公司截至 2025 年 4 月的公開技術文件與行業實踐。
| 廠商 / 方案 | PTP 硬體實現 | 典型精度宣稱 | AI 叢集特色 | 主要支撐產品 |
|---|---|---|---|---|
| NVIDIA | ConnectX‑7/8 網絡卡整合 PHY 和 MAC 層時間戳；Spectrum‑4 交換器支援 BC/TC | 網絡卡間偏差 < 50 ns（NVIDIA 白皮書） | 與 NCCL 網路外掛深度耦合，支援單步 PTP 和精確的動態視窗對齊 | Spectrum‑X 平台、Quantum InfiniBand（內建同步） |
| Broadcom | Tomahawk 5 / Jericho3-AI 交換晶片內部 MAC 時間戳，開放 TC/BC API | 交換晶片內部抖動 < 30 ns（Broadcom 產品簡報） | 生態最廣，支援 ODM 白盒交換器自定義 PTP 頻率調節演算法 | Tomahawk 5 交換晶片，Thor 網絡卡參考設計 |
| Intel | E810‑2CQDA2 乙太網路控制器支援雙步 PTP，搭配 FPGA 可實現更高精度 | 典型端到端 < 500 ns（依賴作業系統即時性） | 通過 IPU/DPU 將 PTP 與基礎設施管理融合，適合更通用的企業 AI 平台 | IPU E2100、至強處理器內建時間協調 |
| AMD (Pensando) | Elba DPU 硬體時間戳引擎，支援 1588v2 | 公開精度未明確（公開資料未見獨立評測） | 強調狀態化計算與網路同步的結合，主要面向雲端服務商 | Pensando DSC‑200 系列 |
| 華為 | CloudEngine 系列交換器內建硬體 PTP，自研 Solar 晶片 | 滿足 ITU‑T G.8273.2 Class C 精度 (TE < 30 ns 常數部分) | 電信級經驗下沉至資料中心，端到端協同管理強 | CloudEngine 8800/7800, 分散式 AI Fabric |
| Arista | 廣泛採用 Broadcom 晶片，通過 EOS 軟體實現 BC/TC/GM 及 PTP 監控 | 精度取決於底層晶片（同 Broadcom） | 通過 CloudVision 提供全網 PTP 視覺化和自動化運維，超大規模部署成熟 | 7800R4 系列 |
要點：NVIDIA 因直接控制 GPU 通訊庫與網絡卡時鐘，形成了 “最緊耦合”的閉環同步能力；博通則通過晶片生態讓幾乎所有第三方交換器都具備達標精度；Arista 等軟體廠商則依賴晶片基礎，疊加管理與視覺化優勢。目前市場尚未出現第三方獨立對比測試（公開資料未見）。
11 風險
- 技術替代風險：超大規模 AI 叢集可能探索無需全網逐跳 PTP 的新同步範式，如全域性信令同步（基於 PCIe / NVSwitch 背板同步）或基於共封裝光學 (CPO) 的全網統一光時鐘分配，可能改變對傳統乙太網路 PTP 的依賴。此外，White Rabbit 技術若經濟和工程化進展突破，可能挑戰高階市場。目前這些風險尚處在早期研究階段，產業影響預計在 2028 年前較小。
- 部署複雜性風險：實現穩定的 <100 ns 同步需要對全網路進行無損改造（PFC、ECN、合理緩衝）、杜絕網路擁塞、精細配置 PTP Profile 和時鐘分級。這提高了運維門檻，可能導致中小型叢集放棄追求極高精度，造成 PTP 價值無法完全釋放。
- 標準碎片化：PTP 在電信（G.8275.x）、TSN (802.1AS)、廣電 (ST 2059) 等不同領域演進出彼此相容性有限的 Profile，AI 資料中心尚無統一行標，部分雲端服務商可能選擇私有改進，增加互操作性風險。
- 網路安全與時間攻擊：PTP 報文若被篡改或阻斷，可能使整個叢集時鐘同步崩潰，造成訓練中斷甚至損壞已有成果。時間同步作為關鍵基礎設施，面臨 DoS 攻擊、虛假 Grandmaster 注入等威脅。雖然 IEEE 1588‑2019 新增了安全 Annex，但大規模部署中的安全策略仍有待完善。
- 市場滲透的不確定性：AI 叢集的未來形態（如更大規模的 Scale‑up 採用 NVLink 等專有互連）可能降低對乙太網路 PTP 的依賴；而 Scale‑out 部分如果以 InfiniBand 為主，其自帶同步機制也會壓縮 PTP 市場。需要追蹤推論側網路需求是否與訓練側同等嚴苛。
12 誤讀糾偏
誤讀 1：PTP 就是精度更高的 NTP，部署起來軟體調一調就好。 糾偏：PTP 和 NTP 的根本區別在於 硬體時間戳和全路徑延遲補償。NTP 完全依賴作業系統與協議棧，路徑延遲不對稱與軟體排程產生的抖動在 10 μs‑ms 級。PTP 必須由底層矽基（PHY/MAC）打時戳，並藉助透明時鐘逐跳校正，才能將誤差壓到百納秒以內。在 AWS、Meta 等超大規模中心部署 PTP 被視作一項硬體+網路基礎設施的改造工程，並非軟體引數微調能達成。
誤讀 2：只要 InfiniBand 就能搞定 GPU 同步，不需要乙太網路 PTP。 糾偏：InfiniBand 確實具有自動的時鐘同步能力（基於 1588