QCN

1 3秒看懂

QCN（量化擁塞通知，Quantized Congestion Notification）是IEEE 802.1Qau標準定義的二層端到端擁塞控制協議。交換器主動對埠佇列的擁塞程度進行量化取樣，一旦擁塞超過閾值，立刻生成擁塞通知幀（CNM）單播回資料來源端，指示其精確降速。QCN與逐跳反壓的PFC（優先順序流控制）協同，構成“端側快降速、交換器防溢位”的雙層無損乙太網路防護體系，是支撐AI訓練叢集中RoCEv2 RDMA通訊零丟包、低尾延遲的關鍵網路機制。

2 3分鐘產業解釋

在生成式AI爆發以前，資料中心普遍依賴標準TCP/IP棧進行後端儲存與計算通訊。隨著GPU叢集規模從數百卡邁向萬卡甚至十萬卡，分散式訓練中的AllReduce梯度同步、引數伺服器等通訊模式產生大量突發流量，傳統乙太網路的隨機早期丟棄和TCP重傳不僅浪費頻寬，還導致毫秒級抖動，嚴重拖慢訓練效率。為此，產業界將RDMA（遠端直接記憶體訪問）移植到乙太網路，形成RoCEv2，讓GPU可以繞過CPU直接讀寫遠端記憶體。但RDMA對丟包極其敏感，一旦發生重傳，效能成倍下降。

IEEE資料中心橋接（DCB）任務組為此制定了PFC（802.1Qbb）——一種逐跳流控機制，當交換器佇列快滿時立即向上一跳發“暫停”，阻止資料進入，避免丟包。PFC雖然堵住了漏洞，卻會製造“擁塞樹”：一臺交換器反壓導致上游一連串裝置被拖慢，無辜流量也遭到阻塞，甚至引發死鎖。QCN正是在這一痛點上被提出。它將擁塞控制的責任下放到源端：交換器僅需少量取樣並量化擁塞程度，主動將通知發回資料傳送方，讓其儘快降低傳送速率。這樣，擁塞在源頭被提前感知、快速掐斷，大幅減少PFC的觸發頻次與作用範圍，避免擁塞樹和頭部阻塞，保障AI網路的高通量、低延遲。

在產業部署中，QCN能力內嵌於支援DCB功能的交換器晶片和智慧網絡卡（如NVIDIA ConnectX系列、Broadcom Trident/Tomahawk系列、Marvell Teralynx系列等）。超大規模雲端廠商（如Microsoft Azure、Meta、阿里雲端）和AI廠商部署RoCEv2時，通常啟用融合了QCN思想的演算法DCQCN，基於網絡卡和交換器協同，實現高度可調的擁塞管理。隨著2023年後大型模型競賽推動AI叢集頻寬需求達到每GPU 400Gbps–800Gbps，QCN/DCQCN已成為高效能AI網路預設的擁塞控制選項之一。

3 技術原理

QCN由三個核心元件構成：擁塞檢測、量化反饋幀生成、源端速率調節。三者閉環執行在二層廣播域內，通常覆蓋單個Pod或叢集的Spine-Leaf拓撲。

擁塞檢測與量化：交換器為每個出口佇列維護一個擁塞程度估計值（Qlen），並與兩個閾值比較——最小閾值（min_thresh）和最大閾值（max_thresh）。當佇列長度在min_thresh附近，認為僅輕微擁塞；超出max_thresh則為嚴重擁塞。實際實現中，交換器並非全量統計每個包，而是基於資料包或位元組進行機率取樣（取樣權重w可配），以降低硬體資源消耗。每收到或傳送一個包，演算法更新內部擁塞估計Qeq。當Qeq超過嚴格閾值（通常定義為Qeq > Q_eq_min），交換器將該資料包所屬的流標記為擁塞流，並準備傳送擁塞通知。

量化反饋值Fb：擁塞的量化反饋值Fb是一個帶符號的整數，表示佇列長度相對於閾值的超出比例。具體公式在IEEE 802.1Qau標準中定義為：Fb = −（Qoff + w·Delta），其中Qoff是當前佇列長度與參考點的偏移，Delta是佇列變化速率，權重w用於平衡兩者。負值的Fb表明需要降速，絕對值越大降速越急迫。交換器將Fb封裝進一個特殊的控制幀——擁塞通知報文（CNM，Congestion Notification Message）。

CNM幀結構：CNM幀帶有專門的以太型別標識，幀體包含CN-TAG（擁塞通知標籤），其中嵌入擁塞流ID、Fb值、以及擁塞點資訊。交換器根據被取樣資料包的源MAC地址，直接單播CNM給源端主機，反饋環路僅需在交換器側一跳可達，延遲極低（通常數微秒至數十微秒）。為防止CNM風暴，交換器會限制對同一流傳送CNM的最小間隔，確保控制開銷可忽略。

源端速率調節演算法：源端網絡卡收到CNM後，根據Fb執行乘性減載：當前傳送速率TR（Target Rate）立即乘以一個減小系數Gd（例如Gd=1/64，Fb歸一化後）得到新的TR = TR × (1 − Gd × |Fb|)。倘若Fb指示擁塞嚴重，速率斷崖式下降，保證佇列快速排空。之後，若在預定時間視窗內未收到新的CNM，源端進入快速恢復階段（Fast Recovery），以步長R_HAI加性增加速率，回升至目標水平的某一比例，再進入主動增加階段（Active Increase），以更慢步長R_AI逐步恢復至全速。此方式避免了全網流速率同步震盪，實現了公平性和快速收斂。

與PFC的協同邏輯：PFC的門限通常設定在遠高於QCN最大閾值的位置（如交換器緩衝的80%–90%），作為最後兜底。QCN在佇列剛越過min_thresh時就開始動作，使得多數擁塞在觸發PFC前得以化解。這樣，PFC只處理極端突發，反壓範圍被壓縮到1跳，顯著緩解了擁塞樹擴散。

DCQCN擴充套件：在RoCEv2端側，產業界普遍採用DCQCN演算法。DCQCN將QCN的思想與DCTCP的ECN標記方法結合：交換器在IP報文上打ECN標記（基於佇列長度機率標記），而非直接發CNM；但不依賴接收端回傳CNP，而是由接收端生成的擁塞通知包（CNP）觸發傳送端降速，其速率調整演算法直接參考QCN的乘性減/加性增，並引入多個可調階段（Hyper-Active Increase等）。DCQCN成為RoCEv2 RDMA事實上的擁塞控制標準，雖然與純QCN有差異，但核心數學架構完全繼承自IEEE 802.1Qau。

4 關鍵引數

QCN協議的效能高度依賴引數的選擇。IEEE 802.1Qau標準定義了一系列可配置引數，各晶片廠商在ASIC韌體中開放調整介面。以下是影響QCN行為的關鍵引數及典型範圍（資料來源：IEEE 802.1Qau-2010標準文件、Broadcom ICOS/Arista EOS公開配置指南、NVIDIA ConnectX韌體參考）：

• 取樣權重（w）：平滑佇列長度與變化率的權重因子，影響擁塞判斷的靈敏度。標準建議預設值為2，對應平衡型響應；設為1則偏向佇列變化率，更快速響應瞬時突發。
• 佇列長度閾值（Qeq_min, Qeq_max）：定義擁塞程度區域的邊界。Qeq_min通常設定在緩衝區的15%–30%處，Qeq_max為30%–60%。當Qeq超過Qeq_min，交換器開始標識擁塞流併產生Fb；接近Qeq_max時，Fb趨向最大值，要求源端快速降速。不同晶片廠商推薦值略有差異，Arista在AI網路參考配置中建議將Qeq_min設為約25%的動態緩衝佔用。
• Fb歸一化範圍：Fb為一個6位有符號整數（-32到+31），正數表示佇列低於期望值（可加速），負數表示需要降速。實際對映基於佇列偏移量和權重。典型的Fb總為負值，除非網路閒時主動通知加速（極少啟用）。
• 通知間隔（CNM Interval）：限制對同一流連續生成CNM的最小時間間隔，單位為微秒，範圍常見於50 μs至500 μs。間隔太短會導致CNM風暴和CPU中斷負載；太長則降速延遲過大。Broadcom晶片推薦預設為100 μs。
• 速率減小因子（Gd）：乘性降速比例因子，標準建議取值範圍為1/32至1/256。較高的Gd（如1/32）使降速更激進，適用於對時延極度敏感、希望儘快清除佇列的場景，但可能過度犧牲吞吐。NVIDIA在DCQCN的預設配置中，常將降速係數等效為Gd≈1/128。
• 恢復引數（R_HAI, R_AI）：快速恢復增量與主動增加增量，通常以百分比每秒錶示。R_HAI推薦為5 Mbps階躍，R_AI為1 Mbps或更細微，均需匹配鏈路速度。100Gbps鏈路上，R_HAI常設為50~200 Mbps迴圈增量。這些引數決定了流在無擁塞時的回升速度，過快會導致新的閃擁，過慢則浪費頻寬。
• 擁塞點緩衝深度：交換器實際物理緩衝池大小決定了Qeq閾值的絕對值。現代資料中心交換器能提供數十MB共享快取，但QCN作用於每個優先順序的指定佇列，佇列快取單元有限（例如幾百KB到幾MB）。AI叢集交換器如Broadcom Tomahawk 5每埠快取約為幾十MB，但QCN佇列閾值可設定為數百KB量級，需結合PFC的無丟包保證精細調節。
• DCQCN的額外引數（如α更新權重、CNP生成間隔、速率增加階段的α閾值等）：不在原始802.1Qau中，但屬於下游RoCE實現的核心槓桿，具體數字由網絡卡廠商預設，也可通過RoCE配置工具修改。公開資料顯示，NVIDIA建議DCQCN的α更新加權值g=1/16，CNP每50 μs限發。

引數設定不當的常見後果包括：速率過度震盪、PFC風暴頻率不減、頻寬不公平。因此，最佳實踐是根據真實工作負載在測試床進行灌包調優，並輔以遙測監控。

5 技術路線

QCN的技術演進可從標準、演算法協同和下一代替代三條脈絡梳理。

標準路線：2010年IEEE 802.1Qau正式釋出，定義了二層量化擁塞通知的完整機制。此後，該標準未經歷重大修訂，但作為DCB協議族的核心元件，被廣泛引用。2014年，隨著RoCEv2在超大規模網路中試驗，Microsoft Research與Mellanox（現NVIDIA）聯合提出DCQCN，在SIGCOMM 2015上發表論文“DCQCN: Data Center TCP-like Congestion Control for RDMA”。DCQCN借鑑QCN的乘性減和快速恢復，融合IP ECN標記，形成適用於RDMA網絡卡的端側擁塞控制演算法，彌補了二層QCN在IP路由環境下的限制。DCQCN迅速成為RoCEv2部署的預設演算法，並被寫入InfiniBand貿易協會的RoCE規範附錄。可以說，技術路線主線已從純二層QCN發展為“交換器ECN標記+網絡卡DCQCN”的端網協同方案，但邏輯源頭仍是QCN的量化反饋思想。

晶片實現路線：2010年代初期，Broadcom的StrataXGS/Trident系列、Marvell Prestera等首先在交換ASIC中硬體實現QCN取樣、CNM生成等邏輯。隨著晶片可程式設計性增強，廠商開始在智慧管線中加入更靈活的擁塞通知觸發條件。2018年後，商用晶片全面支援DCB和RoCE必備的QCN特性。NVIDIA收購Mellanox後，Spectrum交換器與ConnectX網絡卡實現了深度聯動，可針對DCQCN引數進行端到端最佳化，甚至通過模擬軟體提前驗證。2024年，Broadcom釋出Jericho3‑AI，內建AI擁塞感知路徑，可基於佇列深度和網路路徑提供更及時的擁塞資訊，可以視為QCN量化思想的硬體進化版。Marvell Teralynx系列通過可程式設計擁塞通知引擎，允許使用者自定義類似QCN的反饋邏輯，用於特定場景。

替代與競爭路線：QCN/DCQCN並非唯一技術路徑。首先是基於INT（In-band Network Telemetry）的精確擁塞控制，如HPCC（High Precision Congestion Control），利用交換器逐跳插入遙測資訊，傳送端可獲知整條路徑的精確負載，實現更平滑公平的速率調整。HPCC在學術界和部分雲端廠商內部得到驗證，但交換器硬體要求高，可部署性受限。其次是Google的Swift協議，為資料中心設計的高效擁塞控制，使用接收端驅動的精確速率分配，但其依賴自定義傳輸層，與標準RoCE不相容。再次是超大規模雲端自發協議，例如AWS的SRD（Scalable Reliable Datagram），不使用RoCE，也就無需QCN。此外，Ultra Ethernet Consortium（UEC）自2023年7月成立，旨在為AI和HPC打造新一代乙太網路傳輸，意圖在傳輸層重新設計擁塞控制，可能結合多跳遙測和傳送端精準排程，從而淡化傳統二層QCN和DCQCN的中心地位。但UEC規範預計2024年底至2025年才會初步成熟，實際晶片和系統商用有待時日。

短期路線判斷：在可預見的2~4年內，DCQCN及其變體仍將是RoCEv2 AI網路不可替代的擁塞控制主方案。理由包括：現網存量裝置僅需韌體升級即可支援最佳化後的DCQCN；NVIDIA生態中GPU到網絡卡到交換器的垂直整合形成強大鎖定；多數企業AI叢集不具備自研傳輸協議的能力。但中長期若UEC等標準化進展順利，且多跳遙測硬體成本下降，QCN體系可能逐步被更精準、收斂更快的技術取代。

6 上游

QCN產業的上游，是構成量化擁塞通知完整資料路徑的基礎技術與元件，主要包括：

• 交換器ASIC設計：實現QCN所需的硬體單元，包括取樣引擎、佇列深度計量電路、CNM幀生成器、流量排程器。這些模組必須滿足線速處理要求（當下51.2Tbps交換器單晶片需處理800Gbps埠），且功耗受到嚴格限制。上游核心企業為Broadcom（Tomahawk、Jericho系列）、Marvell（Teralynx系列）、NVIDIA（Spectrum系列）、Cisco（Silicon One）、Intel（Tofino系列，可程式設計）。2023年，Dell’Oro Group資料中心交換器晶片市場報告顯示，Broadcom以超過60%的營收份額領先，NVIDIA受益於AI網路需求份額快速上升至約15%（來源：Dell’Oro Group，2024年1月報告，營收口徑）。這些晶片需光罩、先進製程（7nm/5nm）以及HBM/GDDR等封裝技術支援，進一步可追溯到台積電等代工上游。

• 網絡卡晶片與SmartNIC：負責接收CNM/CNP並執行速率調節演算法，同時維持RDMA無狀態解除安裝。主要供應商是NVIDIA（ConnectX‑7/8系列，基於ASIC）、Broadcom（Stingray系列）、Intel（IPU E2000系列，支援RoCEv2）、AMD/Pensando。這些網絡卡晶片內嵌擁塞控制狀態機，部分支援可程式設計。根據650 Group釋出的“Data Center SmartNIC Market Report (2024)”，2023年全球SmartNIC/DPU市場營收約18億美元，其中NVIDIA佔主導。QCN/DCQCN功能的實現深度直接影響AI網路的效能，成為網絡卡競爭的關鍵。

• PHY/SerDes與光模組：雖然不是直接執行QCN邏輯，但為CNM幀提供物理層的確定性低延遲傳輸至關重要。上游SerDes IP與PHY晶片供應商包括Broadcom、Marvell、Credo、Alphawave等。當前112Gbps SerDes大批次用於800G埠，單通道延遲在納秒級，對QCN反饋環路的總延遲影響極小。

• 設計工具與IP授權：晶片設計過程中需要模擬和驗證QCN協議棧的合規性，Cadence、Synopsys等提供乙太網路VIP（驗證IP）和介面IP，內部嵌入IEEE 802.1Qau測試用例。

• 標準制定組織：IEEE 802.1工作組是“源頭”知識供給者，其會議產生的標準修訂、解釋檔案、互通性指南，直接指導晶片實現。任何QCN特性更新（如對CNM幀格式的擴充套件）都需該工作組批准。

上游成本結構中，QCN相關功能僅為晶片門級的一小部分，其研發投入被捆綁在整個交換器晶片專案中，沒有獨立的“QCN晶片”市場規模。公開資料未見專門針對QCN ASIC模組的產值拆解。但從趨勢看，隨著AI網路要求在交換器中增加基於佇列深度的快速反饋，未來幾年對可程式設計擁塞通知引擎的矽面積和研發投入將明顯上升，成為上游晶片差異化的重要特徵。

7 下游

QCN的下游覆蓋從交換器/網絡卡裝置商到最終AI應用方的完整產業鏈，其需求直接由AI訓練和HPC負載驅動。

裝置與系統整合：交換器製造商（OEM/ODM）從晶片上游採購ASIC，整合支援QCN的系統產品。代表廠商包括Cisco（Nexus 9000系列，NX-OS支援精細QCN策略）、Arista（7000系列，EOS內建AI網路PFC/QCN配置模板）、Juniper、華為、H3C，以及白盒ODM如Celestica、Accton。他們面向雲端和企業客戶提供支援RoCEv2的交換器產品，通常預置QCN/DCQCN友好的埠配置方案。網絡卡裝置商NVIDIA、Intel等則直接以PCIe插卡或OCP網絡卡交付。這些裝置的採購方主要是雲端提供商和大型AI公司。

雲端廠商與超大規模資料中心：Microsoft Azure是RoCEv2+DCQCN大規模部署的先驅，在其內部驗證表明，啟用DCQCN後RDMA吞吐量提升數倍且尾延遲降低超過90%（根據SIGCOMM 2015論文資料）。Meta的FBNet叢集也大量使用QCN/DCQCN，並在OCP峰會分享調優實踐，包括為不同負載配置擁塞通知閾值和速率恢復引數。AWS早期試驗過RoCE，但目前其自研SRD協議不依賴QCN；但是，非自研協議的雲端和企業AI服務商，如Oracle Cloud、阿里雲端、字節跳動等，在內部AI叢集中普遍啟用DCQCN。根據LightCounting 2024年AI叢集網路報告，2023年部署的超過5000 GPU的AI叢集中，RoCEv2滲透率約60%，其中絕大多數激活了基於QCN的擁塞控制。

企業AI與HPC：對快速建置AI基礎設施的金融機構、自動駕駛公司、生物製藥企業等，通過購買NVIDIA DGX SuperPOD或Arista/Cisco+GPU伺服器整合方案，無縫繼承了QCN/DCQCN。他們對技術細節介入少，但極其依賴網路中QCN的預設良好行為，以保證訓練穩定。

軟體生態與運維工具：下游還包括提供網路驗證、監控與自動化工具的公司，如VMware（NSX）、Arrcus、以及AI網路效能管理初創公司。這些工具幫助使用者視覺化QCN事件、CNM頻率、PFC暫停時間等，降低運維門檻。

下游需求的關鍵拉動因素有：AI叢集規模增速、每GPU網路頻寬迭代（從200Gbps向800Gbps躍遷）、多租戶網路對無損保質的訴求，以及從單一訓練場景擴充套件到推論+訓練混合部署的需求。

8 受益公司

（本節僅客觀陳述產業鏈參與方及其版面配置，不構成任何投資建議或買賣意見）

• NVIDIA：全棧受益，Spectrum交換器與ConnectX網絡卡的QCN/DCQCN協同構築了其AI網路護城河。NVIDIA的Spectrum-X平台打包了自適應路由與增強DCQCN，專為萬卡叢集最佳化。其Mellanox技術遺產提供了豐富的引數調優庫，是AI網路事實標準制定者。

• Broadcom：作為資料中心交換器晶片龍頭，其Tomahawk 5和Jericho3-AI系列對QCN功能提供可靠的硬體實現，並對外部軟體生態（如SONiC）完全相容。受益於AI網路交換器大規模鋪貨及換機潮，其晶片出貨量為Arista、Dell等OEM提供了QCN底層能力。

• Arista Networks：通過高度可程式設計的EOS，在AI網路中得到大量部署。Arista與Broadcom/NVIDIA合作緊密，其AI網路參考架構集成了經過驗證的PFC+QCN模板，降低了雲端廠商部署門檻。2023年末Arista宣佈AI相關營收增長迅速，QCN/PFC的支援是爭取AI客戶的關鍵技術點。

• Cisco：Silicon One晶片家族在企業與雲端資料中心並存，Nexus交換器對DCB完整支援，QCN引數可通過ACI或NX-OS策略配置。Cisco在傳統企業AI部署中佔有較大份額，同時積極爭奪雲端白盒市場。

• Marvell Technology：Teralynx交換器晶片內嵌可程式設計擁塞通知引擎，可靈活適配QCN及未來變體，雲端客戶可根據自身需求自定義擁塞量化函式。Marvell在2024年強調AI網路將成為其資料中心業務增長引擎。

• 超大規模雲端廠商的自研部門：如Meta、Microsoft的Networking團隊，基於QCN/DCQCN進行大量自主調優，產出論文與白皮書，反向推動晶片和裝置商最佳化。他們雖不售賣產品，但通過開源經驗或OCP貢獻影響產業方向，並受益於成熟QCN方案使其AI叢集快速上線。

• IP與EDA廠商：Cadence、Synopsys等的乙太網路驗證IP涵蓋802.1Qau，使晶片廠商能加速合規性驗證，間接受益。

值得注意，一些走自研傳輸協議的廠商（如AWS的SRD）未直接受益於QCN，但他們從更宏觀的擁塞控制演進中獲得對比基準。

9 市場規模

由於QCN並非獨立售賣的產品，其市場規模須通過相關網路裝置和晶片的出貨量來間接評估。從多個維度可勾勒其可定址市場。

資料中心乙太網路交換器市場：IDC全球季度乙太網路交換器追蹤報告顯示，2023年全年資料中心乙太網路交換器市場規模達到216億美元，年增率增長14%（來源：IDC，2024年3月釋出，廠商營收口徑）。其中200Gbps/400Gbps及以上高頻寬埠增長迅猛，主要由AI/ML部署驅動。這些高效能交換器幾乎100%硬體支援DCB/QCN（因為DCB是資料中心交換器標準特性）。假設AI/ML相關負載佔2023年資料中心交換器總市場約25%，即為54億美元，且預測2024年份額繼續提升。另外，根據Dell’Oro Group 2024年7月釋出的“Data Center Switch Report”預測，2024年全球資料中心交換器市場將突破250億美元，其中專用於AI後端網路的交換器營收有望超過10億美元。QCN/DCQCN作為AI後端網路必需功能，涵蓋這些市場。

網絡卡/SmartNIC市場：650 Group資料表明，2023年支援RDMA/RoCE的智慧網絡卡市場營收約18億美元，預計到2028年超40億美元。其中，專門面向AI的ConnectX類網絡卡約佔較大比重，預設搭載DCQCN。故與QCN相關的網絡卡營收在2023年約為數億美元量級並快速成長。

AI叢集網路整體投入：LightCounting估計，2023年全球AI伺服器網路連線（包括交換器、網絡卡、光模組等）總投資約187億美元，RoCEv2和InfiniBand區隔市場。其中RoCEv2網路部分（涵蓋QCN相關裝置）在2023年約30億美元，預計到2028年增至100億美元（來源：LightCounting，2024年4月報告）。此口徑包含了交換器、網絡卡和光模組，QCN作為軟體功能無獨立定價，但其附著在這些裝置上，間接反映了市場體量。

軟體與服務：針對QCN引數調優、網路驗證與監控的軟體及服務尚無專門的市場統計。公開資料未見劃分數字，但在AI網路運維市場中，擁塞控制分析與最佳化已逐漸成為賣方增值服務內容。

需注意的是，幾乎所有市場規模數字均指向更大的“無損網路”或AI網路，QCN的市場規模必須從這個總筐中理解。由於沒有QCN單獨銷售，談純粹“QCN市場規模”缺乏財務口徑，本節數字均為下游硬體市場的合理參考。

10 玩家對比

在支援QCN/DCQCN的交換器晶片與裝置層面，主流玩家在技術實現和應用側重上存在差異。以下從幾個主要維度進行橫評，不構成效能優劣判斷，僅描述各自特點。

晶片硬體級 QCN支援粒度

• Broadcom Tomahawk/Jericho系列：QCN邏輯固定於標準資料中心橋接流水線，提供低延遲、低抖動的擁塞通知觸發，適配業界通用DCQCN。引數可通過交換抽象介面或SONiC配置。Jericho3-AI特別增強了擁塞感知佇列，支援基於埠的ecn/qcn混合標記，提供流級區分能力。
• NVIDIA Spectrum系列：硬體深度配合ConnectX網絡卡DCQCN演算法，內建加速器可協助處理CNP/CNM提速，支援動態閾值配置。Spectrum-4還可根據埠級遙測微調擁塞通知策略，可實現與NVIDIA GPUDirect RDMA聯合最佳化。
• Marvell Teralynx系列：強調可程式設計性，允許使用者自定義擁塞量化曲線和CNM生成條件，提供靈活的Fb對映表。適合具有強烈定製需求的大型雲端廠商。
• Cisco Silicon One/Q系列：整合成熟的DCB流水線，QCN作為基礎功能提供，但Cisco的端到端最佳化多配合其Nexus Dashboard控制器，實現策略集中下發。
• Intel Tofino系列：基於P4可程式設計，可原生構造QCN-like擁塞通知機制，甚至實現改進版的量化反饋。但功耗與成本限制其在超大規模AI網路中的廣泛滲透。

整體端網協同能力
NVIDIA憑藉網絡卡與交換器的同源生態，能實現DCQCN全棧引數一鍵配置、遙測聯動和軟體模擬預驗證，端網協同性最強。Broadcom雖晶片遍佈多數OEM，但網絡卡端主要依賴同行（如Broadcom自家的Stingray或NVIDIA），端