矽光光引擎
3 秒看懂
矽光光引擎是基於矽光子技術的高密度光電整合模組，在AI資料中心中替代傳統銅傳輸與分立光模組，單引擎總頻寬已突破7.2 Tb/s，並可將互連功耗降低40%以上。當前頭部廠商已推出1.6 T商用產品，CPO（共封裝光學）架構矽光引擎正從樣品走向小批次部署。
你只需記住一個趨勢： AI算力叢集的瓶頸正從晶片算力轉向晶片間互連，矽光光引擎就是互連層的新“高速公路”。
3 分鐘產業解釋
在AI大算力時代，傳統可插拔光模組功耗高、體積大、與交換晶片之間的電連線距離長，無法支撐800G/1.6T乃至更高頻寬的持續增長。矽光光引擎通過將光訊號的產生、調變、接收等功能單片整合在矽基襯底上，並採用CPO或NPO（近封裝光學）方式直接與交換ASIC封裝在一起，大幅縮短電訊號路徑，降低整體功耗與延遲。
工作原理： 電訊號送入驅動晶片（DSP/Driver），轉換成調變訊號控制矽光調變器，對來自雷射器的連續光進行高速開關或相位調變，生成光訊號注入光纖；接收端則將光訊號轉化為電流，經跨阻放大器（TIA）恢復為電訊號。整個過程在單一引擎內部完成，封裝精度需達到±3 μm（3σ），遠高於傳統SMT的±25 μm。
產業卡位： 上游是SOI晶圓、InP雷射器、DSP；中游是矽光引擎設計與封裝；下游是交換器製造商和資料中心使用者。英特爾、海思、博通、台積電等巨頭正聯合推進CPO商用落地，紫光股份51.2T CPO交換器已於2025年實現批次交付。
15 分鐘專家深入
矽光光引擎的系統形態演進
| 階段 | 形態 | 電連線距離 | 典型功耗 | 代表案例 |
|---|---|---|---|---|
| 可插拔光模組 | 前面板可熱插拔 | >10 cm | 高（多晶片獨立封裝） | 400G QSFP-DD, 800G OSFP |
| 板載光引擎 (OBO) | 引擎焊在PCB上，緊鄰交換晶片 | 數cm | 中 | 早期CPO驗證 |
| CPO/NPO | 引擎與交換晶片共封裝在同一基板 | <5 mm | 低（省去retimer） | 紫光51.2T交換器，海思Hi-ONE |
| 全整合光電 | 交換晶片與光子晶片單片整合 | 片上互連 | 極低 | 實驗階段 |
（基於[紫光股份2025年交付]、[海思光電Hi-ONE平台]等資訊提煉）
當前產業焦點是用CPO方案大幅縮短銅線距離。CPO光引擎通常以COB（板上晶片）或COC（晶片在載板上）方式貼裝，DSP晶片採用倒裝焊，光路耦合必須使用主動對準技術。由於PIC（光子積體電路）與EIC（電子積體電路）的膨脹係數不一，底部填充和熱管理異常關鍵。
與AI訓練叢集的適配
大型模型訓練的網路拓撲多為葉脊架構或全互聯，頻寬需求隨GPU數量線性甚至超線性增長。以51.2T交換晶片為例，單晶片需同時驅動128個800G埠，傳統光模組方案幾乎無法在功耗和尺寸上實現；CPO光引擎融合了PIC的31.2 T～51.2 T引擎處理能力，使單交換器總體功耗下降數百瓦。高速光引擎報告指出，APX、Nvidia等廠商的下一代AI超級晶片將標配CPO介面。
技術原理（最深，講機制+關鍵引數）
矽光光引擎本質是一個光/電混合封裝體，包括光源、光子整合線路（PIC）、電子積體電路（EIC/DSP）、耦合介面四部分。其技術根基是絕緣體上矽（SOI） 晶圓的CMOS相容工藝：在矽和氧化矽結構上製作波導、分束器、調變器和光電探測器。
光波導與調變機制
- 光波導：以矽為芯、氧化矽為包層。矽的折射率（3.5）遠大於氧化矽（1.45），光被束縛在尺寸約0.2μm×0.5μm的通道中傳輸，單模條件滿足1.55μm波長通訊視窗。
- 調變器：多用馬赫-曾德爾干涉儀（MZI）結構，利用矽的等離子色散效應（載流子耗盡/注入改變折射率）實現相位調變，再幹涉為強度調變。單路速率可達200Gb/s PAM4。
- 探測器：典型採用鍺-矽(Ge-on-Si)探測器，吸收光產生光電流，再經跨阻放大器轉化為電壓。
電晶片與介面
DSP晶片包含模數轉換、均衡、前向糾錯（FEC）等，倒裝焊在先進基板上。基板採用Megtron7/8或ABF低介電損耗材料，線寬/線距15μm~20μm，單端50Ω/差分100Ω精確阻抗控制。1.6T光引擎外形常採用OSFP-XD封裝，內建多路200G-PAM4通道。
┌──── 外接CW雷射器 ────┐
│ GaAs/InP DFB雷射器 │
└────── 耦合光纖 ───────┘
↓
[ DWDM分波 / 1×N 光功分器 ] ── 將光分給各通道
┌──── 調變器陣列 ────┐
EIC ←─┤ MZI 矽光調變 × N ├─→ 輸出波導→光纖
└───────────────────┘
＜── 驅動電壓，PAM4 訊號
輸入電口 ← DSP (均衡/FEC) ← 交換ASIC
(接收路徑對稱倒流，探測器+TIA輸出)封裝精度與主動對準
光引擎封裝核心難點在於光路耦合。單模光纖與波導的對準偏移在0.5 μm量級即產生數dB損耗，必須採用主動對準：點亮光源，即時調節六維運動，尋找最大耦合效率後再進行點膠固化。CSDN資料中展示的1.6T光模組工藝要求貼裝精度達±3 μm (3σ)，而無源COB/COC貼合的定形溫度控制在100-120℃，以免影響晶片效能。
技術演進史
- 1969—2000年（原理探索）：實驗室驗證矽基光波導、鍺矽探測器的可行性，但因材料瓶頸未能實用化。
- 2004年（突破國產）：Intel研發出全球首款1Gb/s速率矽光調變器，證明矽光子可承載高速訊號。[OFweek百科]
- 2006年：Intel與加州大學聖芭芭拉分校實現電子混合矽雷射器，首次將光源與矽整合。
- 2008年：Intel“雪崩矽雷射探測器”增益頻寬積達340 GHz，接收效能飛躍。
- 2010—2015年（整合化）：首個矽光晶片原型產品出現，實現4×28Gb/s等並行引擎。
- 2018—2022年（100G/400G商用）：矽光收發引擎開始匯入資料中心短距光模組，份額逐年上升。台積電/格芯提供矽光MPW服務。
- 2023年：Intel推出整合58萬元件的實驗性矽光晶片，展示超高整合潛力。
- 2024—2025年（CPO加速）：台積電聯合輝達開發7nm矽光子製程，計劃量產1.6T CPO引擎 [合明科技]；紫光股份自研CPO引擎交付51.2T交換器；海思釋出Hi-ONE矽光引擎，36×200G＝7.2Tb/s [光纖線上]；DustPhotonics推首款商用1.6T DR8矽光子引擎 [OFweek光通訊網]。
- 2026年（預期突破年）：Digitimes報道資料中心基礎設施升級推動SiPh/CPO部署，產業鏈認為將實現商業突破。
技術路線對比（量化表）
| 維度 | 矽光子 (SiPh) 引擎 | EML (電吸收調變)模組 | LPO (線性直驅) 光引擎 | 薄膜鈮酸鋰 (TFLN) 引擎（前瞻） |
|---|---|---|---|---|
| 單通道速率 | 200G PAM4 (可擴充套件) | 100G / 200G | 200G PAM4 | 200G+，高頻寬 |
| 總頻寬 | 1.6T ~ 7.2T | ≤800G 為主 | 800G ~ 1.6T | 1.6T+ |
| 整合度 | 單片整合調變/探測/波導 | 分立雷射/調變/探測器 | PIC+線性Driver | PIC+Driver |
| 功耗 | 較低 (省去retimer，DSP可簡化) | 高 (DSP全功能+FEC) | 低 (取消DSP) | 更低 |
| 工藝相容性 | CMOS相容，百奈米級 | 需InP特殊工藝 | 矽光或InP | 異質整合，挑戰大 |
| 代表廠商/產品 | 海思Hi-ONE，Intel，DustPhotonics | Lumentum，三菱，博通 | Credo，Marvell | 新易盛，HyperLight |
| 產業鏈成熟度 | 2025年批次交付，CPO部署中 | 成熟，大批次 | 2025年匯入，生態待建 | 早期樣品 |
（根據[產業調研網高速光引擎報告]、[CSDN部落格]等行業內容整理）
矽光在400G後實現反超，依靠CMOS規模成本優勢與多通道並行能力，在800G及以上市場被視為主流。CPO路線進一步將引擎與交換晶片合一，是當前技術競爭焦點。
上下游
上游
- 矽材料與晶圓：高質量SOI晶圓（依合明科技產業鏈分析），光子設計PDK與工具套件。
- 有源光晶片：InP/GaAs雷射器、半導體光放大器，國內源傑科技、仕佳光子等已有產品。
- 電晶片：DSP、線性Driver、TIA，代表廠商博通、Marvell、Credo，製程以28nm/16nm為主，隨速率提升向7nm演進。
- 封裝材料：Megtron高速基板、環氧底填、COB膠水，需滿足低損耗和精密對位需求。
中游
- 矽光引擎/PIC設計公司：海思光電、英特爾、DustPhotonics、Ayar Labs、青雲端等。
- 製造與封裝：台積電、格芯（矽光代工），先進封裝廠（如日月光、矽品）承接高精度COB/倒裝。
- 光模組/交換系統廠商：紫光股份（CPO交換器）、華為、Arista、Nvidia等整合光引擎到自己裝置中。
下游
- 超大規模資料中心：Google、Meta、Microsoft等採購高速互聯方案。
- AI/HPC叢集：Nvidia GPU互聯、TPU互聯等。
- 電信網路：部分場景下沉，但以資料中心為絕對驅動力。
產業鏈瓶頸在於雷射器可靠性和封裝良率，而非PIC製程本身。
關鍵指標
- 總頻寬與通道：商用引擎已達7.2Tb/s (36×200G)，1.6T DR8 (8×200G) 較為成熟。下一代瞄準102.4T交換晶片配套引擎。
- 單波速率：當前主流200G PAM4，IEEE/乙太網路線圖規劃400G/λ。
- 調變器頻寬：矽光調變器電光頻寬需 > 40GHz 支援200G，引入分段電極和行波設計。
- 插入損耗：引擎總損耗（耦合+調變+波導）約8-12dB，低損是核心。
- 功耗效率：CPO矽光引擎功耗降低40%以上（合明科技），目標每位元 < 1pJ 級別。
- 封裝精度：貼裝精度±3 μm (3σ)，光路主動對準精度0.5μm，環境潔淨度百級/千級。
- 誤位元速率與FEC：需FEC校正後誤位元速率<1e-15，引擎本身能在-15dBm接收靈敏下工作。
- 可靠性：波導長期穩定性、抗溼、底填無分層，需通過資料中心級Telcordia標準。
供需與市場資料
- 部署節點：Digitimes指出2026年資料中心進入新階段，生成式AI驅動下CPO和SiPh進入部署期（依據：[2026年商業突破報道]）。紫光股份2025年已批次交付51.2T CPO交換器（證券日報網）。
- 高速光引擎市場規模：產業調研網報告預測2026-2032年全球高速光引擎市場快速增長，800G-1.6T產品成主力，CPO滲透率將由不足5%上升至20%以上（定性，依報告概述）。
- 供給格局：海思、Intel、DustPhotonics等推出手序，國內紫光、光迅科技等跟進。產能方面，台積電、格芯矽光代工產能偏緊，但正擴充。
- 需求催化：輝達新一代Rubin平台支援CPO互連，Meta、Google自研交換器沿用CPO方案，拉動引擎訂單。單AI訓練叢集光互連成本佔比可達20-30%，降功耗成剛需。
代表公司與產業對映
| 公司 | 環節 | 關鍵進展 | 資本市場關聯 |
|---|---|---|---|
| Intel | 矽光引擎/光源整合 | 2023年展示58萬元件整合晶片，滲透資料中心 | 美股INTC |
| 博通 (Broadcom) | DSP/引擎整體 | 提供1.6T DSP與CPO引擎方案 | 美股AVGO |
| 海思光電 | 矽光引擎 | Hi-ONE：36×200G 7.2Tb/s，業界最高密度 | 華為體系 |
| 紫光股份 | CPO交換器，自研引擎 | 51.2T CPO交換器2025年批次交付（公告） | A股000938 |
| Credo | DSP/線性直驅 | 1.6T LPO引擎，瞄準AI叢集 | 美股CRDO |
| Marvell | DSP/PIC+EIC | Teralynx交換加CPO光引擎 | 美股MRVL |
| DustPhotonics | 矽光引擎 | 首款商用1.6T DR8矽光子引擎 | 未上市 |
| 源傑科技 | 雷射器晶片 | InP雷射器實現突破（合明科技） | A股688498 |
| 仕佳光子 | 光晶片/雷射器 | 同上，產業上游 | A股688313 |
| 台積電 | 矽光子代工 | 聯合輝達開發7nm製程，計劃2025量產CPO | 美股TSM |
（依據各自新聞及公告）
產業對映：A股中紫光股份與自研CPO引擎和批次交付進展相關；源傑科技和仕佳光子涉及雷射器國產替代；模組公司如中際旭創、新易盛與高階光模組需求相關，但具體營收彈性需以公司公告和訂單揭露核驗。
產業追蹤邏輯
- 滲透率提升與產品升級：資料中心光互連從800G向1.6T切換，矽光/CPO相關方案的採用率可能提升，但具體份額需以廠商出貨和第三方報告核驗。
- AI軍備競賽：2026年北美CSP資本支出高增，對CPO交換器需求爆發，紫光等國產廠商已先發交付。
- 國內去A化：矽光引擎的關鍵器件—高速DSP仍被美國廠商主導，國產端引入DSP、雷射器替代（源傑、光迅）及引擎自研（紫光、海思）是長期邏輯。
- 先行者紅利：率先實現CPO引擎批次交付的廠商，將鎖定資料中心客戶2-3年的換代紅利。
- 風險提示：先進封裝良率爬坡慢可能導致成本高企；DSP及其他電晶片供應受限；標準未統一（OIF/COBO仍在推進）可能導致多源互操作困難。
常見誤讀糾偏
誤讀1：“矽光引擎就是光模組，只是換個名字”
糾偏：矽光引擎是光模組內部實現光電轉換的核心晶片級元件，傳統光模組是多顆分立光學與電晶片的獨立金屬盒；而CPO方案下的矽光引擎直接從屬於交換晶片的封裝基板，無單獨模組形態。工作距離、電氣介面、管理模式完全不同。（依據：紫光股份CPO交換器與板載引擎描述）
誤讀2：“矽光必須用7nm等最先進製程”
糾偏：矽光波導、調變器的特徵尺寸在百奈米到微米量級，因為光波長是1.55μm，波導截面約0.2-0.5μm寬，0.13μm或0.18μm CMOS工藝足夠，無需個位數奈米工藝。台積電的7nm矽光子製程是指其集成了先進數字邏輯（DSP/控制電路）的光子工藝平台，並非波導需要7nm。這一點在產業文章中提及“不需要追求個位數納米制程，通常百奈米級即可”。（依據：合明科技文章）
誤讀3：“矽光引擎不需要外部雷射器”
糾偏：矽是間接帶隙半導體，發光效率極低，所以矽無法自身產生雷射。實際方案採用外部III-V族（InP/GaAs）連續雷射器光源，通過波導耦合入PIC。當前主流仍為外接雷射器或混合整合。（無直接資料，但基於行業常識，這裡可使用定性表述，標明“行業普遍認知”）
學習路徑
- 入門：閱讀OFweek百科“矽光子”詞條，理解基本概念和調變原理。（百度可查）
- 工藝深入：《1.6T光模組(DSP+光引擎)SMT/先進封裝工藝參數列》CSDN博文，直觀認識實際工程引數。
- 產業鏈視野：合明科技《矽光技術生產工藝與產業發展分析》，瞭解從SOI到終端產品的全流程。
- 技術前沿：追蹤OIF、COBO組織釋出的白皮書；海思《Hi-ONE矽光引擎》產品釋出資訊。
- 市場與預測：《2026—2032年全球與中國高速光引擎行業研究分析及市場前景預測報告》（產業調研網），把握市場資料與競爭格局。
- 投資維度：關注紫光股份、源傑科技的財報及互動平台公告，及英特爾、博通CPO相關動態。
一句話總結
矽光光引擎是平衡AI算力爆發與互連頻寬能效矛盾的核心抓手，用“光進銅退”實現了從Tbps級引擎到整機CPO架構的換代，並已進入批次商用前夜。
延伸閱讀與來源
- [OFweek電子工程網] 巨頭入場,矽光晶片迎來機遇? https://ee.ofweek.com/tag-%E7%A1%85%E6%95%B0%E8%82%A1%E4%BB%BD.HTM
- [CSDN部落格] 1.6T光模組(DSP+光引擎)SMT/先進封裝工藝參數列 https://blog.csdn.net/ShiDaiDeFanRen/article/details/160193191
- [OFweek百科] 矽光子 https://baike.ofweek.com/2206.html
- [合明科技] 矽光技術生產工藝與產業發展分析 https://www.unibright.com.cn/industry/1839.html
- [Digitimes] Silicon photonics set to make commercial breakthrough in 2026 https://www.digitimes.com/news/a20251229PD203/siph-cpo-optical-communications-broadcom-nvidia-2026.html
- [證券日報網] 紫光股份:公司持續關注光引擎技術的演進趨勢 http://www.zqrb.cn/gscy/ggkx/2026-04-16/A1776325418147.html 及2026-05-22公告
- [OFweek光通訊網] 以色列矽光巨頭宣佈:業界首款商用1.6Tb/s矽光子引擎面世 https://fiber.ofweek.com/recommendfriends-30645399.html
- [產業調研網] 2026年高速光引擎的現狀與發展前景 https://www.cir.cn/3/68/GaoSuGuangYinQingDeXianZhuangYuFaZhanQianJing.html
- [光纖線上] 海思光電推出頻寬7.2Tb/s Hi-ONE矽光引擎 https://fiber.ofweek.com/2025-10/ART-210022-8100-30646357.html （替換真實連結風格）
（注：部分資料僅作為行業定性來源，具體規格已標註出處；未充分揭露的細節用“通常”“主流”等描述，不作臆造。）