VNA 測試

1 3秒看懂

VNA 測試是用向量網路分析儀向被測器件傳送連續掃頻訊號，同時測量反射與傳輸訊號的幅度和相位，從而完整提取散射引數（S引數）。在 AI 高速互連中，它相當於給 PCB 走線、聯結器、封裝基板和電纜做一次“全頻段 CT 掃描”，把訊號在鏈路上每一處被衰減、反射和串擾的程度清晰地量化出來，直接回答“這條物理鏈路對 112G/224G 訊號究竟有多友好”。

2 3分鐘產業解釋

當 AI 訓練叢集把數千顆 GPU 或 ASIC 通過 NVLink、UCIe 或 PCIe 互連在一起時，物理通道哪怕只是幾英寸長的無源銅箔，也會對高速訊號造成顯著的幅度損失、群延遲色散以及多埠間的電磁能量洩漏。單靠示波器抓取眼圖只能看到最終受損波形，卻無法剝離出具體是哪個過孔、哪段短線或哪個聯結器造成了那一個特定的諧振凹陷。 VNA 測試恰好填補了這個盲區：它測量每個埠的入射波 a、反射波 b，算出回波損耗 S11、插入損耗 S21 以及遠端串擾 S31 等複數引數，用頻域方式完整保留幅度與相位資訊。把整條鏈路從驅動端到接收端的傳遞函式 H(f) 原原本本攤在工程師面前，使得模擬模型不再是猜出來的數字遊戲，而能夠與實測資料互相校準。 在當前 224 Gbps PAM4 時代，奈奎斯特頻率已觸及 56 GHz，鏈路頻寬常需要評估到 70 GHz 甚至 110 GHz，而高階的 DB/DC 包絡衰減、ICR 通道串擾又對動態範圍提出 130 dB 以上的變態要求。VNA 測試因此從傳統射頻實驗室走入 AI 硬體產研的每一個環節：晶片級 SerDes 驗證、封裝中介層診斷、系統背板對標、量產後的一致性和故障隔離，全都離不開它的 S 引數輸出。

3 技術原理

VNA 的核心是同時測量被測網路（DUT）各埠的入射波與反射波。一個典型雙埠系統內建定向耦合器或電橋，將來自訊號源的 a₁、a₂ 波與反射回來的 b₁、b₂ 波分開採集，再用混頻器或直接取樣下變頻至中頻後交由數字接收機做向量檢波，最後通過數學處理得到 S₁₁ = b₁/a₁、S₂₁ = b₂/a₁ 等。 頻率掃變可以是步進掃頻或快掃，每個頻點均獲得幅度與相位。獲得原始 S 引數後，誤差修正模型成為決定測量精度的關鍵。經典 12 項誤差模型使用 SOLT（短路‑開路‑負載‑直通）校準，將系統誤差（方向性、源匹配、負載匹配、傳輸追蹤、反射追蹤等）在數學上分離並消除，從而把測量參考面從儀器埠推至 DUT 的真實輸入輸出端。對在片測試，更常用的 TRL（直通‑反射‑線路）校準利用特性阻抗已知的多段傳輸線實現片上去嵌，精度比 SOLT 更高，且不需要理想的短路或開路結構。 對於 AI 互連中廣泛出現的差分通道，現代 VNA 可執行混合模 S 引數變換，將單端測量轉化為差模/共模響應：SDD21（差模插入損耗）、SDD11（差模回損）、SCC21（共模傳輸）等，直接對應差分訊號的行為。此時需要至少四個埠，並使用多埠校準演算法保證各埠間的相位一致。 時域變換也是 VNA 的一大技術延伸：對頻域 S 引數加窗並做逆傅立葉變換，可得到時域反射（TDR）圖。縱軸用阻抗或反射係數表示，橫軸可按傳播速度轉化為物理距離，工程師可以像看超聲掃描一樣，一眼定位到板上第幾毫米處存在一個 55 Ω 的低阻點。 在系統架構上，現代 VNA 廣泛採用直接取樣或數字中頻架構，LO 通過 YIG 振盪器或合成源驅動；為覆蓋毫米波，外接變頻模組可將測量頻率延伸至 1.1 THz。動態範圍受限於接收機的底噪和訊號源的相位噪聲，頂級裝置在 IFBW 10 Hz 時可獲得超過 140 dB 的動態範圍，足以偵聽深埋於強傳輸訊號下的微弱串擾。

4 關鍵引數

頻率範圍 對應當前 AI 晶片間互連，224 Gbps PAM4 的奈奎斯特頻率為 56 GHz，PCIe 6.0 64 GT/s 的基頻約為 32 GHz。工程實踐上需至少測量到三次或五次諧波，因此 67 GHz 是下限，110 GHz 正逐步成為多晶片模組測試的標準配置。典型產品如 Keysight N5292A 系統可覆蓋 10 MHz 至 120 GHz，R&S ZNA67 支援 10 MHz 至 67 GHz，外加擴頻模組可達 1 THz 以上。

動態範圍 動態範圍決定了能分辨的最小訊號，直接影響串擾、遮蔽通孔洩漏和長鏈路上的弱諧振測量。在 AI 互連中，近端串擾（NEXT）幅度可能比主訊號低 50 dB 以上，遠端串擾（FEXT）甚至更低。因此，業界要求 VNA 在待測頻寬內的動態範圍不低於 110 dB，最好達到 130 dB 以上。這一引數通常在中頻頻寬 10 Hz 的條件下標定，實際使用時需權衡掃頻速度。

軌跡噪聲與穩定性 低軌跡噪聲（例如幅度 <0.004 dB rms，相位 <0.04°）對去嵌後通道模型的質量至關重要，尤其當這類模型用於生成 AMI 引數並預測 1e‑15 級誤位元速率時，微小的測量波動就會導致眼圖內沿的誤判。溫漂和時間穩定性影響校準持續性，實驗室環境下通常要求 24 小時內漂移小於 0.01 dB。

測量埠數與擴充套件能力 最低需求是 2 埠，但差分通道需要 4 埠，如測量 4 對差分通道構成的八線束，則要求 8 埠甚至 16 埠。通過開關矩陣擴充套件，可在不反覆拔插電纜的情況下一次性完成全部 S 引數掃描，減少連線重複性誤差並提升一致性測試效率。

校準與去嵌選項 機械校準件（如 3.5 mm 校準套件）提供可溯源標準，但耗時。電子校準件（eCal）通過內部預標定狀態自動切換，在數秒內完成全兩埠校準。對封裝和中介層，在片校準基片（ISS）和 TRL 圖形需要與探針臺協同，引數選取直接影響參考平面位置和測量不確定性。

中頻頻寬與掃描速度 高速 AI 互連驗證涉及大批次鏈路，產線環節需要吞吐量極高的測試。中頻頻寬越寬，掃描越快，但會抬高底噪。當前裝置在保證合理動態範圍的前提下，可完成單埠每秒數千點的 S 引數提取，用於多層 PCB 的阻抗一致性篩選。

5 技術路線

儀器架構的演進 早期 VNA 多采用混頻前端加窄帶中頻檢測，結構複雜。當前主流轉向數字中頻和直接取樣：訊號直接在接收通道進行高速 ADC，數字域完成 IQ 解調和濾波。優勢是全系統相位一致性更高，且能靈活實現脈衝測量、跳頻掃描等模式。Keysight 的 PNA‑X 和 R&S 的 ZNA 均基於此類架構，並結合 FPGA 硬體加速做即時誤差修正，大幅壓縮多埠校準時間。

頻率擴充套件與探針整合 向毫米波和太赫茲擴充套件時，傳統同軸介面損耗劇增，催生波導變頻模組、探針臺直接對接的 on‑wafer 方案。技術路線上，分體式 VNA 加頻率擴充套件器仍佔據最高動態範圍；而在晶圓級 AI 互連測量中，FormFactor 等探針臺整合寬頻毫米波探針與 VNA 校準軟體，可在 200 mm/300 mm 晶圓上自動完成數百個 UCIe D2D 鏈路的 S 引數提取。

多埠、多功能融合 針對 AI 硬體中大量的差分對和複雜互連拓撲，VNA 技術路線明確朝著“多埠 + 高速切換 + 一體化校準”發展。開關矩陣與儀器本機高度整合，測量控制器可一鍵執行 8/16/32 埠的全混合模 S 引數測量。同時，部分 VNA 開始內建通道模擬和眼圖合成功能，直接呼叫測得的 S 引數生成 PAM4 眼圖，減少 UI 切換時間。

校準方法革新 除經典的 SOLT/TRL，智慧校準 (Smart Cal)、自動埠擴充套件、未知直通校準 (UOSM) 等多方法組合被廣泛應用。針對 AI 互連常見的非插入式器件（如 Cable 尾纖），自動去嵌技術可即時消除測試夾具影響。部分廠商還在開發基於人工智慧輔助的誤差補償演算法，利用大量已知標準資料訓練模型，降低對完美標準件的依賴。

軟體定義與開放生態 VNA 技術逐步走向軟體定義，儀器提供原始 I/Q 資料或 S 引數流，由 Python/MATLAB 等外部環境呼叫。這使得 AI 互連領域專屬的合規模板、統計限值和自定義校準指令碼可快速開發，不再受限於廠商封閉軟體。例如 OIF‑CEI‑224G 的通道損耗模板便可通過 API 直接載入至 VNA，即時判決 Pass/Fail。

6 上游

VNA 測試的上游包括精密射頻元器件、高頻材料、測量附件和 EDA 工具生態。 高頻基板與覆銅板：AI 互連依賴極低損耗的材料，如松下 M6G、M7NE，Isola Tachyon 100G，以及羅傑斯 CLTE‑MW 等。VNA 測試自身使用的校準基板同樣要求這些材料的介電常數和損耗角正切在 60‑110 GHz 具備高度一致性。材料廠（如 Rogers、AGC、生益科技等）提供基礎板材資料，決定測試基板的上限頻率。 聯結器與轉接器：測量系統需要將同軸介面轉換到 DUT 的特定連線形式，如 1.0 mm、1.85 mm、2.92 mm 聯結器，以及 SMPM、SMPS、Nano‑RF 等微型介面。Amphenol、羅森伯格、Samtec、泰科電子等廠商的產品會直接引入插入損耗和回波損耗誤差，它們的精密連線效能直接影響測量參考平面。 射頻電纜與探針：穩定相位電纜（如 Gore Phaseflex、MegaPhase）在高頻率下保證向量的溫度穩定性；晶圓探針（FormFactor、Cascade Microtech、MPI）的針尖幾何和共面度決定在片測量的可重複性。 校準標準與標準件：機械校準件（例如 Maury Microwave、Keysight 的 85052 系列）和電子校準件 (eCal) 是準確 VNA 測量的物質基礎。標準件的阻抗精度溯源到 NIST 或 PTB 等計量機構，任何偏差都會傳播到 AI 晶片鏈路的通道模型。 EDA 模擬工具：上游設計階段，Keysight ADS、Cadence Clarity/ Sigrity、Ansys HFSS 等工具可與 VNA 實測資料直接比對。模擬需要 VNA 輸出格式要求（.sNp 檔案），因此檔案格式標準化和 Touchstone 協議生態也屬於上游軟基礎設施。

7 下游

VNA 測試的直接下游是 AI 硬體產業鏈中需要高頻通道建模、驗證與故障診斷的所有環節。 AI 晶片設計：NVIDIA 的 NVLink‑C2C、AMD 的 Infinity Fabric、Google 的 TPU ICI 等互連 IP 在設計階段依據 VNA 提取的通道 S 引數迭代 SerDes 均衡器引數，決定 TX FFE、RX CTLE 和 DFE 階數。實測 S 引數作為 AMI 模型輸入，在 K‑S (Keysight‑Synopsys) 等聯合模擬環境中預測 BER 效能。 先進封裝與中介層：AI 晶片普遍採用 CoWoS、EMIB、Foveros 等封裝工藝，晶片間走線類似微型傳輸線。VNA 在晶圓探針臺上完成 Interposer 走線的 S 引數測量，驗證 2.5D/3D 整合的訊號完整性。台積電、三星、Intel 等代工廠自身也配備大量 VNA 測試資源，用於製程監控。 系統廠商/OEM：生產 AI 伺服器的浪潮、超微、Inventec 等需要驗證從板端、背板、到外部電纜的整條訊號路徑。VNA 測試幫助設立產線篩選限值，如限制特定聯結器的插入損耗在 56 GHz 不超過 –3 dB，以避免量產成品整機降速。 光模組與有源銅纜：800G/1.6T 光模組中 DSP 到光引擎的 RF 走線，以及 DAC/ACC 有源銅纜都必須具備極低的 S21 損耗和 S11 回損。廠商如 Coherent、旭創、新易盛、Credo 等使用 VNA 進行一致性測試和故障定位。 雲端廠商與超大規模使用者：AWS、Microsoft、Meta 等自研 AI 晶片或定製網路裝置時，需要獨立的 VNA 測試能力去驗證 ODM 交付的互連效能，在部署前把潛在的熱點通道問題識別出來，避免上線後出現降速或重啟。

8 受益公司

以下公司因 AI 高速互連對 VNA 測試需求增加而面臨更廣泛的產品應用場景或業績增量機會，但此處僅陳述產業邏輯，不構成任何投資建議。 測試測量儀器供應商 Keysight Technologies（通過 PNA/PNA‑X 系列及高速數字測試解決方案）、Rohde & Schwarz（ZNA/ZNB 系列）、Anritsu（VectorStar 系列）是高階 VNA 的主要供應者。隨著 224G 驗證和 1.6T 光學介面推進，單套系統的 ASP 通常超過 50 萬美元，高配可達數百萬美元，相關事業部營收受益。 國產替代品牌 普源精電、鼎陽科技、中電科思儀等已推出頻率覆蓋 26.5 GHz 甚至 44 GHz 的向量網路分析儀，逐步進入伺服器互連產線測試市場。在自主可控和價效比要求下，有望在部分中低埠和自動化產測中擴大滲透。 聯結器與材料公司 Amphenol、Molex、泰科電子、Samtec 等高速聯結器製造商需要向客戶提供 VNA 測試報告以佐證損耗和串擾引數，並在新品設計階段依賴 VNA 發現諧振，因此 VNA 測試的強化間接拉動其技術迭代和驗證能力。 探針臺與測試夾具商 FormFactor、MPI 等公司的探針臺可配合 VNA 對晶圓級互連進行高頻測試，AI 晶片先進封裝需求推高了高頻探針卡的採購。 EDA 與模擬軟體公司 Cadence、Synopsys、Ansys 的工具與 VNA 測量資料緊密結合，VNA 測量精度要求愈高，模擬與實測校準的價值愈突出，帶動相關 SI/PI 模擬模組的授權。 系統級測試服務商 部分第三方實驗室（如 Eurofins、倍科）提供 VNA 合規測試，受益於 AI 初創公司無自有 VNA 裝置時的外包需求。

9 市場規模

關於 VNA 測試直接關聯的市場規模，公開資料多聚焦在儀器銷售而非測試服務。據 Grand View Research 2023 年 3 月釋出的《Vector Network Analyzer Market Size, Share & Trends Analysis Report》（報告編號 GVR‑4‑68038‑878‑7），2022 年全球向量網路分析儀硬體市場規模約為 6.35 億美元，口徑涵蓋 10 MHz 至 110 GHz 的臺式、模組化及 USB 式 VNA，預計到 2030 年增至約 10.4 億美元，年複合增長率約 6.5%。 AI 高速互連究竟為這 6 億多美元貢獻了多少增量？公開資料未見直接拆分。但可從旁證推斷：Keysight 在 2023 財年報告中提及“高速數字測試”業務受 AI 伺服器和 224G 驗證機遇推動明顯增長，而 VNA 是該領域標配。R&S 和 Anritsu 在 2023–2024 年也先後強化了針對 224 Gbps 通道的測試解決方案營銷。產業調研表明，2022 年前，110 GHz VNA 的銷量大部分流向國防和衛星通訊，但自 2023 年起 AI 互連成為最重要的增長極之一。 若將 VNA 測試相關的校準件、探針臺、測試服務、軟體訂閱以及人員培訓加總，整個 VNA 測試生態的全球年度支出約為硬體市場的 1.8‑2.3 倍（來源於行業訪談估算，不作為精確財務口徑），粗略對應 2022 年 12‑15 億美元。隨著 AI 伺服器出貨量增長和互連速率向 448 Gbps 演進，該生態規模有望繼續保持兩位數增勢。

10 玩家對比

全球 VNA 市場由 Keysight、Rohde & Schwarz、Anritsu 三家公司主導，另有 Copper Mountain、AEA、普源精電、鼎陽科技、中電科思儀等提供差異化產品。以下為主要參與者對比概要（資訊來源：公司官方資料、公開技術規格、行業白皮書，截至 2024 年二季度）：

品牌	代表系列	最高頻率（同軸/擴頻）	典型動態範圍 (670GHz，10 Hz IFBW)	多埠能力	特色
Keysight	PNA‑X N5247B, N5292A	67 GHz / 120 GHz (同軸) , 1.1 THz（擴頻）	約 140 dB（來源：Keysight 資料表）	內建 2/4 埠，可擴至 32+ 埠	開放架構，含 DCA‑X 眼圖合成、PLTS 時域分析、支援 NVLink/UCIe 自動化測試軟體
Rohde & Schwarz	ZNA67, ZNB40	67 GHz（ZNA），40 GHz（ZNB）	優於 130 dB（ZNA67 手冊）	可選 2/4 埠，外部開關矩陣	高軌跡穩定性，純模平衡法差模/共模測量，內建即時去嵌和向量混頻器校準，適合於 CPO 指標測量
Anritsu	VectorStar MS4647B	70 GHz / 145 GHz（擴頻至 1.1 THz）	最高 142 dB（10 Hz IFBW）	支援 4 埠獨立源	極低軌跡噪聲，提供 ShockLine 經濟系列，Eye 圖合成功能，在光模組 PAM4 測試中廣泛採用
Copper Mountain	CMT S5180 等	最大 18/20/44 GHz (USB VNA)	約 120 dB	多臺同步	成本較低，適合產線多工位部署，AI 互連中的聯結器篩選/一致性檢測場景
普源精電	RSA5000N/ RSA3000N	最高 6.5/ 13.6 GHz (截至2024)	約 130 dB（1 Hz）	2 埠	經濟型，面向教育和不高於 PCIe 4.0 速率的測試
鼎陽科技	SNA5000A 等	最高 26.5/44 GHz	約 125 dB	2/4 埠	覆蓋部分 100G 互連測試，向高速數字市場延伸
中電科思儀	3656 系列	最高 67 GHz	約 120 dB（廠商規格）	2/4 埠	國產自主可控，提供 TRL 校準件和定製夾具

市場份額方面，多份行業報告（如 Frost & Sullivan 2022 年分析）指出 Keysight 在高階 VNA 領域保持最大佔比，R&S 與 Anritsu 分列第二、三位；詳細金額份額公開資料未見揭露。

11 風險

技術替代風險：矽光共封裝光學（CPO）和 Linear Drive 可插拔光學方案可消除部分 DSP‑SerDes 互連的電通道，VNA 測試的受益面可能收窄。一旦訊號路徑完全變成光纖傳輸，傳統電域 S 引數測量的必要性大幅降低。 測試複雜度與誤判：224G 系統的通道嵌入大量有源均衡和重定時器，直接測量無源通道的 S 引數不能完全反映實際工作狀態。若工程師誤解 VNA 測試的邊界，將去嵌後的 S 引數不經因果性、無源性修正就喂入瞬態模擬，會得出過度樂觀的誤位元速率預測。 供應鏈與出口管制：高階 VNA 頻率擴充套件器、毫米波校準件和特定高速 AD 轉換器依賴有限供應商，地緣政治變動可能限制 67 GHz 以上裝置對某些地區的出貨，影響 AI 互連研發進度。 成本壓力與裝置老化：單臺 110 GHz 四埠 VNA 配置探針臺和校準套件，CAPEX 可超過 200 萬美元。對於中小型 AI 晶片企業過於沉重，可能壓制整體測試覆蓋率。此外精密機械校準件和探針易磨損，維護不當將引入不可追溯的系統誤差。 資料氾濫與效率問題：VNA 可生成海量 S 引數，若沒有自動化分析和模板判決系統，工程師反而會被資料淹沒，導致設計迭代延遲，這是流程風險而非技術風險。

12 誤讀糾偏

誤區一：“VNA 只能測無源器件” VNA 完全可測放大器、變頻器等有源器件，只需適當設定功率和衰減器。不過在 AI 互連中，關注的物理通道本身是無源的，從而給人固化的印象。對於重定時器所在的有源鏈路，VNA 也可在特定條件下完成整體 S 引數提取。

誤區二：“只要插入損耗滿足要求，鏈路就合格” 插入損耗 S21 只是故事的一部分。回波損耗 S11/S22 惡化為諧振和反射鋪路，串擾 S31 直接決定了並行匯流排的訊雜比預算。忽略這些引數會導致系統建成後才發現某些 lane 的誤位元速率異常升高。

誤區三：“低頻 VNA 足夠測數字訊號” 56 Gbps NRZ 時代曾有工程師用 20 GHz 系統測鏈路，事實證明三次諧波上的凹陷會因色散把眼圖徹底閉合。AI 訊號速率已達 PAM4 112 G 符號率，必須至少觀測到 56 GHz 以上的高次特性，否則通道模型缺失關鍵極點。

誤區四：“VNA 測試可以代替示波器眼圖” VNA 提供的是線性通道頻域描述，配合訊號源或模擬可合成眼圖，但仍需示波器實測波形來捕獲非線性行為（如限幅、抖動放大）。兩者互補，不可能用 VNA 一力承擔全部時域合規測試