晶圓級封裝
1. 3 秒看懂
一句話定義：在整片晶圓尚未切割成單顆晶片之前，直接在晶圓上完成再佈線、植球、模封等“封裝”工序，使最終封裝體尺寸與裸晶片幾乎相當，實現“晶片即封裝”。
一句話原理：利用前道半導體的光刻、刻蝕、電鍍等高精度工藝，將晶片內部的微細觸點“重新佈線”到適合外部連線的焊球位置，省去傳統封裝所需的引線、基板等中間層。
核心價值：更小、更薄、更高 I/O 密度、更優電氣效能、大批次時單顆成本更低。是延續“後摩爾時代”系統性能增長的關鍵技術底座。
2. 3 分鐘產業解釋
想像生產整版巧克力：傳統封裝是先把整板巧克力掰成一顆顆，再為每一顆單獨包裝（裝紙托、套外殼）。晶圓級封裝（WLP）則是先在整板巧克力上完成所有裝飾和包裝步驟，最後再切開——每一顆切下時已是成品。
這一“先封裝、後切割”的模式帶來革命性變化：
- 極致尺寸：封裝體投影面積≈裸晶片面積，厚度可削薄至數百微米，滿足 TWS 耳機、智慧手錶、摺疊屏手機對空間的苛刻要求。
- 效能躍升：訊號從晶片觸點經再佈線層到焊球的互連路徑只有微米級，寄生電阻/電容/電感遠小於傳統引線鍵合，支援更高頻率、更低延遲和功耗。
- 批次成本優勢：整片晶圓一次處理所有晶片，效率遠高於逐顆作業；當產量達到數億顆級別時，單顆封裝成本可降低 30%–50%（與傳統 QFN/BGA 相比，代工廠與 OSAT 綜合公開資料）。
- 整合平台：WLP 是扇出型封裝（FOWLP）和 2.5D/3D 異構整合（Chiplet）的物理基礎——沒有晶圓級再佈線層（RDL），就無法在一個封裝內高密度互連多個芯粒。
目前，WLP 已從最初用於電源管理、射頻前端等小晶片，拓展至手機應用處理器、資料中心 AI 加速器（GPU/NPU）、自動駕駛計算平台等高複雜度場景。
3. 技術原理
WLP 的本質是將後道封裝製造提升至前道工藝精度，在晶圓上直接建置微米級互連網路。核心流程包括：
-
前道晶片製造與 KGD 篩選 晶片在晶圓廠完成 FEOL（如電晶體）和 BEOL（片上互連）後，晶圓級測試（CP）篩選出已知良品晶片（Known Good Die, KGD）。WLP 的經濟性高度依賴晶片良率——若在壞晶片上浪費封裝成本，規模效益就會被侵蝕（因此 FOWLP 會重構只含 KGD 的載體晶圓）。
-
再佈線層（RDL）工藝 RDL 是 WLP 的“靈魂”。在晶圓表面旋塗/層壓絕緣層（聚醯亞胺 PI、聚苯並噁唑 PBO 等），通過光刻開孔、物理氣相沉積/濺射種子層、電化學鍍銅形成線路，再用蝕刻去掉多餘金屬，構成一層或多層高密度互連。 先進 WLP 的 RDL 線寬/線距（Line/Space）已進入 2μm/2μm 及以下，接近某些成熟製程晶片的 BEOL 規格。台積電 InFO 技術所採用的細間距 RDL 可做到 L/S ≤ 2μm，為 μm 級凸點佈線提供基礎（2023 年臺積電技術研討會公開資料）。
-
微凸點/銅柱製造 在 RDL 焊盤上製作焊接凸點或銅柱。銅柱因其在迴流焊中不易塌陷、可實現更細間距（如 40μm–80μm pitch），成為先進 WLP 主流方案。銅柱高度、共面度直接決定封裝與基板/PCB 連線的可靠性。
-
重構晶圓（僅 FOWLP） 將良品晶片面朝下貼裝在臨時載體上，用環氧塑封料（EMC）填滿晶片間隙並固化，形成人工擴大的“重構晶圓”。然後拆除臨時載體，暴露晶片正面，在該平面上製作 RDL 和凸點。這樣，焊球可以佈置在晶片本身投影之外的塑封料區域（扇出），突破晶片面積對 I/O 數量的限制。
-
晶圓切割與最終測試 封裝完成的晶圓通過雷射/刀輪切割分離為單顆封裝體，再進行電氣終測和外觀檢查。由於封裝尺寸極緊湊，切割精度和低應力控制成為關鍵，避免晶片或 RDL 層損傷。
WLP 的互連結構示意：
扇入型 WLP 扇出型 WLP
┌──────────┐ ┌─────────────────┐
│ 焊球 │ (I/O在 │ 焊球 │ (I/O可超出
│ │ 晶片內) │ │ 晶片邊界)
├──────────┤ ├─────────────────┤
│ RDL層 │ │ RDL層 │
├──────────┤ ←──晶片 ┌┴────────┐ ┌───┴────┐
│ 晶片 │ │ 塑封料 │ 晶片 │ 塑封料│
└──────────┘ └────────┘ └────────┘4. 關鍵引數
衡量 WLP 效能和成熟度的核心工程引數（典型值與前沿水平）：
| 引數 | 扇入型 WLP | 先進扇出型 WLP (FOWLP) | 2.5D/3D 封裝（如 CoWoS） |
|---|---|---|---|
| RDL 線寬/線距 (L/S) | 5μm/5μm~10μm/10μm | 2μm/2μm (面向 2024) | ≤1μm (矽中介層 RDL) |
| 凸點/銅柱間距 (pitch) | 200μm~400μm | 40μm~130μm (2023 年臺積電 InFO-oS 可達 40μm) | ≤30μm (微凸點) |
| 最大 RDL 層數 | 1–2 層 | 2–6 層 | 多層，可疊加 TSV |
| 單晶片最大 I/O 數 | 受晶片面積限制，通常 500 | 無嚴格上限，可超過 3000 | 10000 (如 HBM 整合) |
| 封裝體典型厚度 | ≤0.6 mm | ≤0.5 mm | 1–2 mm (含散熱蓋) |
| 熱阻 (結到環境) | 中等 | 可通過散熱過孔最佳化 | 高，需主動散熱方案 |
| 單位互連延遲 | 皮秒級 | 皮秒級 | 飛秒級 (晶片間通過矽中介層) |
資料來源：台積電技術研討會 2023、日月光 2022 年技術白皮書、Yole Intelligence《Status of the Advanced Packaging 2023》公開摘要。細項數字可能因產品定製有所不同，部分為典型能力範疇。
5. 技術路線
根據 互連相對於晶片的位置 和 整合維度，WLP 技術譜系可劃分為：
-
扇入型晶圓級封裝（Fan-in WLP, FIWLP）
- 所有焊球落在晶片投影區域內
- 製程最簡單，成本最低
- 適用於小尺寸、低 I/O 數的晶片（如電源管理 IC、MEMS、射頻開關）
- 2022 年全球 FIWLP 出貨約數百萬片晶圓當量，單價低但總量大（行業估算）。
-
扇出型晶圓級封裝（Fan-out WLP, FOWLP）
- 又分為 先晶片（Chip-first） 和 後晶片（Chip-last）、面板級扇出（Panel Fan-out）等子路線
- 可容納數千個 I/O，支援多晶片整合
- 代表性量產平台：台積電 InFO（移動 AP）、日月光的 FOCoS、安靠的 SWIFT
- 2023 年已從移動領域擴充套件至高效能運算（HPC），如網路交換晶片、AI 推論晶片。
-
2.5D 中介層封裝（Silicon Interposer）
- 使用矽中介層（帶有 TSV 和 RDL）將多顆晶片並排互連
- 台積電 CoWoS（Chip-on-Wafer-on-Substrate）是絕對主力，2023 年佔據超 90% 的 AI 訓練晶片 2.5D 封裝份額（據 TechInsights 與公開供應鏈調研）。
- 原本可歸類為“先進 3D 封裝”的前半段，但其核心晶圓級 RDL 和微凸點工藝與 WLP 一脈相承。
-
3D 堆疊封裝
- 晶片垂直堆疊，通過 TSV 和混合鍵合實現極短互連
- 如台積電 SoIC、英特爾 Foveros、三星 X-Cube
- 其中混合鍵合（Hybrid Bonding）可以實現 <1μm 的互連間距，是 WLP 技術的終極形態之一。
路線演進邏輯：從“同尺寸封裝節省空間” → “突破 I/O 限制” → “異構多晶片系統整合”，每一步都對 RDL 圖形化精度、材料應力和熱機械可靠性提出更高要求。
6. 上游
WLP 依賴高度精密的前道級別裝置與專用材料，供應鏈近似於晶圓製造與封裝測試的結合體。
裝置
- 光刻機：RDL 圖形化核心，i-line 和 KrF 步進式光刻機為主流。ASML、佳能、尼康佔據絕大部分份額，國內上海微電子也在匯入。2023 年 ASML 封裝用光刻機（如 PAS 5500 系列）出貨量超百臺（ASML 年報）。
- 電鍍裝置：電化學沉積銅/錫銀，實現 RDL 和凸點。應用材料（Applied Materials）、Lam Research、EBARA 等領先。
- 刻蝕與清潔：科林研發集團（Lam Research）和東京電子（TEL）主導，幹法刻蝕用於 RDL 種子層去除和通孔清理。
- 貼片/鍵合機：Besi、ASMPT 等提供晶片貼裝、熱壓鍵合裝置，用於重構晶圓和 Chip-on-Wafer 工藝。
- 檢測與測量：KLA、Camtek、Onto Innovation 的自動光學檢測（AOI）和 X 射線系統，檢測 RDL 線寬、凸點共面度等。在先進 FOWLP 中，線上缺陷檢測成本佔裝置支出可達 20%（KLA 2023 投資者日資料）。
材料
- 絕緣介質：聚醯亞胺（PI，如杜邦、宇部興產）、PBO（日立化成/昭和電工）、環氧基光敏材料，要求低介電常數、高玻璃化轉變溫度和良好的光刻解析度。
- 電鍍化學品：銅電鍍液、錫銀電鍍液，由陶氏化學、MacDermid Alpha、上村工業等提供，需匹配細間距和高均鍍能力。
- 環氧塑封料（EMC）：Sumitomo Bakelite、Hitachi Chemical、Resonac（原昭和電工）是重構晶圓用高填充流動性 EMC 主要供應商。
- 臨時鍵合材料：用於晶片面和載體粘合的臨時粘合劑，需耐高溫工藝且易解鍵合，Brewer Science、3M、TOK 等提供解決方案。
關鍵上游依賴：對於 ≤2μm L/S 的先進 RDL，高解析度光刻膠和聚醯亞胺材料仍大量依賴日本與美國供應商。中國大陸材料自給率在 WLP 領域尤其薄弱，公開資料顯示高精度 PI 和電鍍液進口比例超過 80%（中國半導體行業協會 2022 年封裝分冊）。
7. 下游
幾乎所有追求小型化與高整合度的電子系統都是 WLP 的受益者：
- 智慧手機與可穿戴：應用處理器（AP）、基帶、電源管理單元（PMU）、射頻前端模組廣泛使用 FIWLP 和 FOWLP。Apple A 系列晶片自 2016 年起採用台積電 InFO 封裝，貢獻了 WLP 在消費電子大規模應用的標杆案例。
- AI 與高效能運算：AI 訓練/推論 GPU、定製化 ASIC（如 Google TPU、AWS Trainium）、FPGA 依賴 CoWoS/類 CoWoS 2.5D 封裝實現與 HBM（高頻寬記憶體）的高速互連。2023 年 AI 晶片需求爆發，直接造成台積電 CoWoS 產能全年處於滿載狀態。
- 網路與通訊：5G 基站晶片、資料中心交換晶片、光收發器中的驅動與放大晶片等，採用 FOWLP 以減少插入損耗並提供更高整合度。
- 汽車電子：ADAS 域控制器、毫米波雷達/雷射雷達訊號處理器、智慧座艙 SoC 在有限體積內追求高可靠性，FOWLP 和 2.5D 封裝滲透率快速上升。2024 年多家 Tier 1 廠商表示已量產或設計基於 FOWLP 的 ADAS 處理器（公開財報會議）。
- 工業與醫療：MEMS 感測器（麥克風、加速度計等）率先採用 FIWLP，體積和成本優勢突出；行動式超聲探頭、胰島素泵等也對微型封裝有要求。
8. 受益公司
（本部分僅依據公開產能、技術版面配置與行業地位客觀陳述，不做任何價值判斷。）
代工廠/IDM（先進封裝主力）
- 台積電：CoWoS（2023 年產出超 12 萬片晶圓當量）與 InFO 家族是 AI/移動兩大市場的核心封裝平台。2024 年資本支出規劃中，先進封裝佔比已達兩位數，並宣佈在竹南、中科、南科等多地擴產。
- 三星電子：通過 I‑Cube（2.5D）和 X‑Cube（3D）與 HBM 業務協同，為自家 Exynos 及部分外部客戶提供合封服務，2023 年從輝達獲得部分 2.5D 封裝訂單訊息頻現行業報道。
- 英特爾：依靠 EMIB 和 Foveros，在自家 CPU/GPU 及代工客戶晶片中推廣先進封裝，2024 年新墨西哥州 Fab 9 工廠專門製造 Foveros 產品。
OSAT（傳統封裝巨頭向 WLP 升級）
- 日月光投控：全球最大 OSAT，2023 年先進封裝與測試營收佔比約 40%，FOCoS 等技術切入 HPC 供應鏈。
- 安靠：SWIFT 和 SLIM 扇出線出貨，越南新工廠專注先進系統級封裝（2024 年公告）。
- 長電科技：中國大陸最大 OSAT，具備 Fan-out、2.5D 中介層技術，主要服務國內 Fabless 與 IDM。
- 通富微電、華天科技：扇入型 WLP 大規模量產，逐步切入 FOWLP，受益於國產替代。
裝置與材料商
- ASML：封裝用 i-line/KrF 光刻機核心供應商；先進 RDL 所需的解析度推動其新裝置匯入。
- 應用材料、科林研發、KLA：沉積、刻蝕、檢測全鏈條受益。
- Besi、ASMPT：高精度固晶/熱壓鍵合裝置，尤其在 Chip-on-Wafer 中佔據重要份額。
- 日本材料商（Resonac、Sumitomo Bakelite 等）：塑封料、絕緣材料、電鍍液長期佔優。
9. 市場規模
全球市場體量（參照 Yole Intelligence 2024 年釋出《Status of the Advanced Packaging Industry 2024》要點，原報告資料需付費，此處引用公開摘要）：
- 2023 年全球先進封裝市場營收約 378 億美元，其中晶圓級封裝（扇入+扇出）與 2.5D/3D 封裝合計估計約 120–130 億美元。
- 預計到 2029 年先進封裝市場將達 695 億美元，CAGR 約 10.7%；晶圓級封裝子集增長更快，扇出與 2.5D/3D 封裝 CAGR 在 15%–20% 區間。
AI 驅動的結構變化
- 台積電 2023 年法說會表示，其先進封裝部門 2023 年營收約 60 億美元以上，CoWoS 佔比過半。預計 2024 年先進封裝營收將再增長超 20%。
- 據行業測算，2023 年全球 AI 晶片領域的 2.5D/3D 封裝需求約佔據先進封裝總產能的 30%–35%，到 2025 年該比例可能提升至 50%。
產能擴張
- 台積電 CoWoS 月產能：從 2023 年初約 1.2 萬片晶圓，年底擴至約 1.8 萬片，2024 年底目標超過 3.5 萬片（路透社 2024 年 3 月引述知情人士）。
- 日月光、安靠、力成、長電等 OSAT 2023–2024 年合計宣佈在扇出和 2.5D 封裝上追加資本支出超 50 億美元（各公司財報展望）。面板級扇出（Panel Fan-out, PLO）旨在將基板面積擴大至 600 mm×600 mm，有望大幅降低單顆成本，多家已在 2023–2024 年啟動量產，但良率和裝置配套仍處爬坡期。
中國市場
- 中國大陸先進封裝市場 2023 年約 68 億美元（中國半導體行業協會封裝分會估算），其中晶圓級封裝佔比約 25%，增長動力來自 5G 基站晶片、國產 CPU/GP-GPU 以及汽車電子。
- 產能擴張受到光刻機、先進 RDL 材料等約束，但長電、通富、華天等正通過國內裝置替代和自主研發逐步擴大扇出產能。
注：上述市場規模為產業機構估算值，不同統計口徑（如是否計入矽中介層營收）可能導致數值差異。
10. 玩家對比
（依據 2023–2024 財年公開揭露的技術路線、產能和關鍵客戶資訊）
| 維度 | 台積電 | 三星 | 英特爾 | 日月光 | 安靠 | 長電科技 |
|---|---|---|---|---|---|---|
| 核心封裝平台 | CoWoS (2.5D)、InFO (扇出)、SoIC (3D) | I‑Cube、X‑Cube | EMIB、Foveros | FOCoS、FOWLP | SWIFT、SLIM | FOWLP、2.5D 中介層 |
| 主要市場 | AI/HPC、手機 AP | 記憶體與自研 AP | 自研 CPU/GPU，代工客戶 | 通訊、消費、HPC 外溢 | 消費電子、汽車、HPC | 國產 CPU/GPU、基站等 |
| 生產能力 (2023) | CoWoS 約 120k 片/年，InFO 數百萬片 | 部分 2.5D 為自家 HBM 配套 | NM Fab 9 產能爬坡 | 先進營收約 60 億美元 | 先進封裝營收約 30 億美元 | 先進封裝營收約 15 億美元 |
| 關鍵差異 | 與先進製程高度繫結，有頂級 AI 客戶 | 記憶體/代工/封裝協同 | IDM 2.0，開放代工封裝 | 產能與客戶廣度優勢 | 深耕射頻、汽車等 | 政策支援下的國產替代與追趕快 |
| 供應鏈瓶頸 | 自研裝置部分依賴，產能擴張速度不及需求 | 高階 RDL 良率公開報道較少 | 成本結構壓力大 | 前道精密裝置外部採購 | 同左 | 高階光刻機、材料進口受限 |
趨勢：台積電憑藉製程與封裝捆綁服務獲得先發優勢；OSAT 在高性價比扇出和麵板級扇出上尋求差異化；英特爾若成功開放代工封裝服務，可能成為新變數。
11. 風險
-
產能過剩與價格競爭風險 2023–2024 年激進的先進封裝資本支出可能在 2025–2026 年集中釋放。若 AI 晶片需求增速放緩，部分 2.5D/3D 封裝可能出現產能過剩，導致代工價格下跌，侵蝕獲利率。OSAT 領域傳統封裝價格戰也可能向先進封裝蔓延。
-
地緣政治與裝置材料禁運 WLP 所需的先進光刻機、高純度銅電鍍液、PI 前驅體等仍由美日企業主導。地緣政治緊張可能限制中國大陸獲取關鍵裝置與材料，延緩扇出及 2.5D 封裝產能爬坡速度。
-
技術整合與良率挑戰 重構晶圓工藝中晶片偏移、翹曲、塑封料填充空洞等問題會拉低良率。隨著晶片尺寸增大和模塑膠面積擴張，熱機械應力引起的 RDL 斷裂和焊點疲勞成為長期可靠性隱患。面板級扇出在 600 mm 大尺寸上實現均勻 RDL 和低翹曲仍是工程難題。
-
標準化缺失與重複投資 Chiplet 互連標準（如 UCIe），雖然已釋出，但各家的物理介面實現不統一，可能導致封裝平台之間互不相容，增加半導體系統整合成本，並可能造成部分專用封裝產線利用率低下。
-
人才稀缺 同時精通晶圓製造和封裝工藝的高階工程師短缺，制約先進封裝量產良率最佳化。尤其在亞太區以外（歐美努力發展本土封裝），人才缺口更為突出。
12. 誤讀糾偏
-
誤讀1：“WLP 只適合小尺寸、低 I/O 的簡單晶片” 實際：FIWLP 確實如此，但扇出型 WLP 通過重構晶圓已突破 I/O 和尺寸限制。台積電 InFO 封裝Apple A 系列手機 SoC 就是力證，其 I/O 數量遠超傳統封裝。2.5D 中介層封裝在原理上更是大規模晶圓級 RDL 的應用。
-
誤讀2：“WLP 一定比傳統封裝便宜” 實際：WLP 的成本優勢在大批次（數億顆）時才顯著。對中小批次或高度定製化產品，額外的 RDL 和模塑工藝可能使單顆成本更高。CoWoS 這類先進封裝因其稀缺性，每片晶圓報價高達數千美元（行業調研），遠高於普通 BGA。
-
誤讀3：“先進封裝就是 3D TSV 堆疊，WLP 層次較低” 實際：3D 堆疊依賴晶圓級高精度 RDL 形成互連基礎，混合鍵合更是 WLP 技術的終極精密化。可以說，所有高效能 2.5D/3D 封裝都是建立在晶圓級製造能力之上的。
-
誤讀4：“中國大陸在 WLP 領域可通過產能補貼迅速趕超” 實際：扇入型 WLP 雖已規模量產，但先進扇出和 2.5D 所需的 L/S ≤2μm RDL 裝置、光刻膠、塑封料等仍面臨獲取限制，追趕難度遠超單純建設廠房。要實現技術自主，仍需較長時間研發和驗證。
13. 最新事件
- 台積電 CoWoS 產能再超預期（2024 年 6 月）：董事長在年度股東會後表示，AI 晶片需求強勁，公司正將 CoWoS 產能 2025 年底目標進一步上調，可能觸及 月產 5 萬片（2024 年 TechSpot/Reuters 報道）。同時，計劃在 2026 年引入 CoWoS-L 等下一代方案。
- 面板級扇出迎來量產里程碑（2023–2024 年）：日月光在內部技術論壇展示 600 mm×600 mm 面板級扇出的 RDL 樣片，目標 2025 年匯入客戶端；Powertech（力成科技）亦與客戶合作開發面板級扇出 PMIC。
- 三星獲得 NVIDIA 2.5D 封裝訂單（2023 年，TheElec 等韓媒報道）：三星開始為 NVIDIA 部分 GPU 提供 2.5D 中介層封裝服務，打破台積電獨佔格局。
- 安靠越南先進封裝廠動工（2024 年）：投資約 16 億美元，專注系統級封裝和先進 WLP，計劃 2025 年投產，是繼中國、韓國之後又一亞洲製造樞紐。
- 長電科技與中國國內 CPU 企業深化 2.5D 合作（2024 年公告）：已完成某國產伺服器 CPU 2.5D 封裝方案的驗證，預計 2025 年進入量產，是該領域國產替代的標誌性事件。
- 混合鍵合商用：AMD 在 2023 年推出的某些消費級 3D V-Cache 處理器中已採用台積電 SoIC 混合鍵合，實現快取與計算芯粒的直接堆疊，微凸點間距進入個位數微米。 （以上均依據公開報道或公司官方資訊。）
14. 追蹤指標
要持續觀察晶圓級封裝產業的景氣度與技術變遷，可追蹤以下量化指標：
- 台積電 CoWoS 月度晶圓產出：可通過其法說會和供應鏈調研估算。
- 各 OSAT 先進封裝資本支出（CapEx）及營收佔比：日月光、安靠、長電科技等每季揭露。
- RDL 線寬線距量產節點：關注各公司技術論壇（台積電技術研討會、ECTC 會議論文）。
- 面板級扇出產線建設進度：是否有客戶批次量產匯入，可反映技術成熟度。
- AI 伺服器出貨量與 HBM 位元需求：HBM 封裝幾乎全部搭配 2.5D 中介層方案，是先進封裝需求先導指標。
- 光刻機與高精度電鍍裝置交期與訂單：可反映封裝廠產能擴張節奏。
- 車規/工規 WLP 認證進展：觀察扇出封裝在非消費領域的滲透率。
- 主要材料價格與供應交貨期：PI、銅靶材、電鍍液價格走勢，反映供應鏈緊張度。
15. 信源
行業報告與資料
- Yole Intelligence: Status of the Advanced Packaging Industry 2023, 2024.
- TechInsights: 封裝拆解與工藝分析報告（Apple A15/A16、NVIDIA A100/H100）。
- SEMI: World Fab Forecast 及 Advanced Packaging Facility 資料庫。
- 中國半導體行業協會（CSIA）封裝分會：《中國半導體封裝測試產業市場分析報告（2023）》。
技術平台與標準
- 台積電技術研討會 2023/2024 公開論文，官網 InFO、CoWoS、SoIC 介紹。
- 英特爾工藝與封裝白皮書（EMIB, Foveros）。
- 日月光投控 2023 年報及法說會簡報。
- UCIe 標準聯盟官網 (uciexpress.org)。
- JEDEC 標準檔案（JESD22 系列可靠性測試）。
公司財務及公告
- 台積電（TSM）、三星電子、英特爾年度報告/20‑F 檔案（2023、2024 季度）。
- 日月光投控（3711.TW / ASX US）、安靠（AMKR）、長電科技（600584.SH）季度業績資料。
- BESI、ASMPT、KLA 等裝置廠商的投資者簡報。
新聞與調查
- Reuters, Nikkei Asia, TheElec, TechSpot 的半導體產業報道。
- 《中國電子報》、《電子工程專輯》對半導體封裝企業的採訪與報道。
注：上述信源為行業公認資訊載體展望，具體細節以各機構最新發布為準。文內所引資料已儘可能標註年份、口徑和來源；個別細微製程引數因涉及客戶保密協議，採用公開資訊區間值述明。