線纜插損

1 3 秒看懂

線纜插入損耗（Cable Insertion Loss，IL）是訊號沿電纜或互連鏈路向前傳輸時，因能量被消耗/洩漏而導致接收端功率下降的物理量，單位為分貝（dB）。公式為   IL = –10 lg(Pout/Pin) 數值越小越好（如 0.3 dB 優於 0.5 dB）：它直接決定接收端能否獲得足夠強的“乾淨”訊號來恢復資料，是所有高速數字鏈路、射頻通道和光纖鏈路最核心的鏈路預算引數。在物理直觀上，可以將其想像為水管中的摩擦損失——管道越長、內壁越粗糙、水流速度越快，到達終點的水壓就越低。線纜插入損耗正是這種“訊號水壓”的定量度量。

更為關鍵的是，插入損耗與頻率強相關：同一根線纜在 1 GHz 時可能表現優異，但在 28 GHz 或 56 GHz 時可能衰減到訊號幾乎無法辨識。這正是為什麼每一代高速標準（從 PCIe 4.0 到 7.0）的演進，本質上都在圍繞“如何從有限的 IL 預算中搶出可用頻寬”展開攻防戰。

2 3 分鐘產業解釋

在 AI 伺服器、資料中心、5G 基站和高速儲存的物理層，訊號正以 64 GT/s（PCIe 6.0）甚至 128 GT/s（PCIe 7.0）的速率奔跑。線纜和聯結器不再是“零電阻的理想導線”——每一條走線、每一個過孔、每一對差分對都在“吃掉”高頻能量。

• 插入損耗是鏈路預算的“黑洞”：PCIe 規範從 4.0 到 7.0，能容忍的總通道插損不斷收緊；訊號速率每翻一倍，相同長度線纜的插入損耗可能因趨膚效應和介質損耗而急劇上升。以 PCIe 5.0（32 GT/s）到 PCIe 6.0（64 GT/s）為例，後者採用了 PAM4 調變方式，雖然符號率減半，但訊雜比要求更為苛刻，實際留給通道插損的裕量被壓縮了約 30%~40%（公開資料未見 PCIe 7.0 精確預算值，此為行業公開討論中的趨向性表述）。

• 與回波損耗（RL）的共生關係：IL 表徵向前傳輸的功率損失，RL 表徵因阻抗不匹配反射回來的功率。兩者共同決定訊號完整性；插損過大，眼圖就會閉合，CDR（時鐘資料恢復電路）無法鎖定；回損過大，反射會疊加成碼間干擾（ISI）的幽靈。在實際工程中，一條 IL 勉強合格的鏈路可能因為某處聯結器回損惡化而導致整體誤位元速率突破 1E-12 的底線，這正是行業要求 IL 與 RL 必須同時測試、同時達標的原因。

• 產業挑戰：整個生態鏈——從低損耗銅箔/介質材料、精密聯結器，到自適應均衡器（CTLE/DFE）和 FEC（前向糾錯）演算法——都在為“從 IL 預算中搶出幾個 dB”而持續演進。這種演進並非線性改良，而是代際跳躍：當銅纜物理極限被觸及，產業會自然轉向有源銅纜（AEC）和有源光纜（AOC），形成“無源→有源→光電融合”的技術遷移動力。這一動力在 2023—2024 年 AI 算力叢集大規模部署的背景下顯著加速[來源：公開產業研究報告趨勢，具體年份資料參見本文第 9 節]。

3 技術原理

插入損耗的物理根源需拆解為三類疊加損耗，且均與頻率強相關：

1. 導體損耗（高頻段主導因素）：高頻電流受“趨膚效應”驅動，聚集於導體表層一個極薄厚度內，有效導電截面積銳減、交流電阻驟升。趨膚深度 δ ∝ 1/√f，在 10 GHz 時平滑銅的 δ 僅為 0.66 μm；升至 56 GHz 時 δ 進一步壓縮至約 0.28 μm，電流幾乎只在銅箔最後幾微米內流動。現實中的銅表面宏觀光滑但微觀粗糙——典型壓延銅的 RMS 粗糙度在 0.30.5 μm，而電解銅可能高達 23 μm。粗糙度會延長電流流經路徑，進一步推高交流電阻，使導體損耗出現額外“粗糙度因子”加成。Hammerstad-Bekkadal 模型給出經典修正因子 Ksr = 1 + (2/π)·arctan(1.4·(RMS/δ)2)，在 56 GHz 下這一因子可達 1.3~1.8，意味著導體損耗可能比理想平滑表面高出 30%~80%。

2. 介質損耗：絕緣材料中的分子在交變電場下反覆極化、摩擦生熱，吸收訊號能量。損耗角正切 tanδ 越大、頻率越高，介質損耗越明顯。典型 FR-4 的 tanδ 約為 0.02，在 10 GHz 時介質損耗已可與導體損耗相當；而常用低損耗材料（PTFE/FEP/LCP 等）的 tanδ 已降至 0.001 級甚至更低，以抑制高頻下的介質“吃能量”效應。介質損耗的衰減常數 αd = (π·f·√εr·tanδ)/c，與頻率呈嚴格線性關係——頻率翻倍，介質損耗直接翻倍。

3. 輻射/洩漏損耗與工藝缺陷：遮蔽層破損、彎曲半徑過小（通常不建議小於線纜外徑的 5 倍）、聯結器壓接不良、同心度偏差等均會造成阻抗突變，引發額外的能量輻射和模式轉換（差模→共模轉換）。這類損耗難以用解析公式精確預測，通常依賴全波 3D 電磁模擬進行量化。

在 S 引數語境中，插入損耗即 S21（或 S12），描述二埠網路正向傳輸係數。端到端的通道插損可近似為：

  IL(f) ≈ (αc(f) + αd(f)) × Length

其中 αc ∝ √f（考慮銅粗糙度則略高於 √f），αd ∝ f·tanδ。因此，高頻下的插入損耗隨頻率以超過 √f 的速率爬升，這一非線性增長直接限制了無源銅纜（DAC）和 PCB 走線的極限長度。

     損耗構成隨頻率變化示意
---------------------------------------------------------
 損耗 |
 (dB) |
      |          / 介質損耗主導 (∝ f)
      |        /
      |      /
      |    /
      |  / 導體損耗主導 (∝ √f，含粗糙度修正)
      |/
      +----------------------------------→ 頻率 (Hz)
         低            中            高

在實際系統中，還需要考慮阻抗失配導致的等效插損惡化：多次反射在 S21 曲線上形成周期性凹陷（諧振峰），嚴重時這些凹陷會將可用頻寬割裂為多個不連續頻段。一個典型的案例是聯結器介面處因阻抗跳變（如從 100 Ω 跳至 85 Ω 再跳回 100 Ω）形成的 Fabry-Perot 型諧振，其頻率間隔 Δf = v/(2×ΔL)，其中 ΔL 為兩個反射面之間的電長度。當這種諧振落在 Nyquist 頻率附近時，會對眼圖產生災難性影響。[來源：Bogatin《訊號完整性與電源完整性分析》損耗線模型章節]

4 關鍵引數

評估線纜插入損耗以及相關通道質量，需綜合考察以下六項關鍵指標，它們共同構成鏈路預算的技術底座：

1. 插入損耗值（dB）：指定頻率下 S21 幅度，越小越好；驗收標準由具體規範定義。例如，PCIe 5.0 在 16 GHz（Nyquist 頻率）下，系統級通道總插損通常要求不超過 –36 dB；PCIe 6.0 因採用 PAM4 和 FEC，允許的通道插損可適當放寬，但訊雜比要求更為嚴格[來源：PCI-SIG 規範公開討論，精確 dB 值因版本和通道長度而異]。

2. –3 dB 頻寬 / 可用頻寬：定義為插損相對直流值降低 3 dB 的頻率點，標誌著通道的有效工作頻段。對於 PAM4 訊號（頻譜能量集中在 Nyquist 頻率 fN = 符號率/2），若通道的 –3 dB 頻寬低於 fN，則訊號將被嚴重衰減，必須依賴均衡器或 FEC 補償。行業經驗值是通道 –3 dB 頻寬至少應達到 0.75×fN 以上才能維持基本的訊號完整性。

3. IL 平坦度：在工作頻段內 IL 波動幅度峰值-峰值。起伏超過 ±1 dB 通常暴露阻抗失配引起的諧振點或週期性缺陷。平坦度的惡化不止削弱特定頻段的訊號能量，還會因群延遲失真引發額外的碼間干擾。在 PCIe 6.0/7.0 的通道驗收中，帶內 IL 波動要求通常控制在 ±0.5 dB 以內[來源：明陽電路文章引述的行業實踐]。

4. 回波損耗（Return Loss，RL）：雖為獨立引數，卻與 IL 協同規定通道質量。RL 表徵因阻抗不匹配反射回源端的能量比例，RL = –20 lg(|S11|)。PCIe 規範通常在 Nyquist 頻率附近要求 RL ≥ 10~15 dB，意味著反射功率不超過入射功率的 3%10%。IL 與 RL 的耦合效應體現為：RL 差的通道，其有效 IL 會因多次反射而惡化 13 dB。

5. 阻抗一致性 / 時域反射（TDR）：差分阻抗偏離標稱值（如 100 Ω）會引發區域性反射。TDR 測量可以精確定位阻抗跳變的位置和幅度。在高速聯結器領域，阻抗控制在 ±5% 是量產合格線，±3% 屬於精密等級[來源：明陽電路文章]。

6. 環境耐久性：溫度迴圈（如 –40°C~+85°C）、溼熱老化（85°C/85% RH）、彎折次數對 IL 和 RL 穩定性的影響。光纖聯結器標準如 IEC 61300 系列規定插拔 1000 次後 IL 變化應 ≤0.2 dB，RL 仍保持 ≥25 dB[來源：維庫儀器儀表網]。銅纜元件類似地要求彎曲 500~1000 次後 IL 增量不超過 0.5 dB（公開資料未見統一標準，此為行業典型要求）。

5 技術路線

不同應用場景下，線纜插入損耗的制約因素和緩解策略存在顯著差異。以下以量化表形式給出主要技術路線的對比，所有數值均標註來源或說明為行業經驗範圍。

鏈路型別 / 應用	典型工作頻率 / 速率	插入損耗關鍵制約	緩解手段	典型 IL 水平與備註
無源銅纜 DAC (直連)	112 Gbps PAM4 每通道	高頻段插損陡增，極限長度顯著受限	鍍銀導體（降低表面電阻 5%~10%）、物理發泡絕緣（降低等效 εr）、精密差分聯結器	28 GHz 時典型 IL 約 –1.5~–2.5 dB/m（取決於線規）；長度超過 3 m 後 112 Gbps 眼圖接近閉合[行業共識，公開資料未見統一標準值]
有源銅纜 AEC	112 Gbps PAM4	無源段插損 + Retimer 晶片功耗	整合 Retimer/CDR 晶片分段補償，每段銅纜長度控制在 1 m 以內	有效覆蓋距離可達 57 m，插損由晶片補償而非線纜物理特性決定；功耗約 1.53 W/端[產業調研網趨勢]
有源光纜 AOC	每通道 25~112 Gbps	電-光-電轉換效率、光纖耦合損耗	垂直腔面發射雷射器（VCSEL）+ 多模光纖，或矽光整合方案	傳輸距離 30100 m 時 IL 幾乎為零增量；聯結器耦合損耗約 0.51.5 dB[維庫儀器儀表網光纖標準參考]
PCB 高速走線 (背板)	PCIe 5.0/6.0	總通道損耗超預算，過孔短樁諧振	極低粗糙度銅箔（HVLP，RMS<0.3 μm）、超低 tanδ 層壓板（Megtron 6/7 等級）、背鑽去短樁	阻抗公差控制 ±3%±5%[明陽電路]；16 GHz 時典型走線損耗約 –0.8–1.5 dB/inch（取決於層壓板等級）
光纖聯結器鏈路	光載波，頻寬達 THz	纖芯錯位、端面髒汙、角度偏差	陶瓷插芯（氧化鋯）、PC/UPC/APC 端面研磨、清潔規程	IL ≤ 0.3 dB（單聯結器合格線），≤0.5 dB（驗收上限）；RL ≥ 25 dB（PC），≥35 dB（UPC），≥60 dB（APC）[維庫儀器儀表網]
同軸射頻線纜	DC~數十 GHz	介質與導體損耗隨頻率非線性疊加；彎曲半徑	半剛性電纜、PTFE 介質、大彎曲半徑路由	18 GHz 時典型 IL 約 –0.5~–2 dB/m，取決於電纜直徑和介質材料[通用射頻知識，公開資料未見精確值]

6 上游

線纜插入損耗的源頭效能由上游材料和基礎元件決定，這一環節的進步構成了整個產業鏈技術迭代的物理基礎。以下是上游環節的核心構成：

原材料層：

• 低粗糙度銅箔：這是導體損耗控制的源頭工藝。HVLP（超低輪廓）銅箔的 RMS 粗糙度控制在 0.3 μm 以下，SVLP（超超低輪廓）進一步壓至 0.2 μm 級，而普通電解銅箔的粗糙度在 2~3 μm。在 28 GHz 以上頻率，粗糙度因子 Ksr 的差異直接轉化為 15%~30% 的導體損耗差異。主要供應商包括日系廠商（古河電工、三井金屬）和臺系廠商（金居開發、長春石化），中國大陸近年也有少量產線投產但良率和一致性仍在追趕期（公開資料未見產能精確資料）。

• 低損耗介質基材：PTFE（聚四氟乙烯，tanδ≈0.00050.001）、LCP（液晶聚合物，tanδ≈0.0020.004）、高效能環氧樹脂體系（如松下 Megtron 6 tanδ≈0.002、Megtron 7 tanδ≈0.001）等構成高頻介質的核心材料體系。介質基材的選擇不僅影響介質損耗，還決定層壓板的熱機械穩定性和加工性。Rogers Corporation（美國）的高頻層壓板（RO3000/RO4000 系列）長期佔據高階市場份額；松下的 Megtron 系列在高速數字 PCB 領域廣泛應用；生益科技等中國大陸企業在 2022—2024 年加速高頻基材推廣，但在 112 Gbps 等級應用的份額仍較低[來源：公開財報和行業研究報告趨勢]。

• 精密絕緣粒子與遮蔽材料：線纜內部的絕緣發泡粒子尺寸和均勻性直接影響等效介電常數 εr 和阻抗一致性；物理發泡 FEP 的 εr 可低至 1.31.5，遠優於實心絕緣的 2.02.3。遮蔽層的編織密度和材料（鍍銀銅絲 vs. 鋁箔繞包）決定輻射損耗和抗干擾能力。

元件與聯結器層：

• 精密聯結器端子：差分聯結器的金手指間距、端子幾何形狀和鍍層工藝是 IL 和 RL 的關鍵控制點。以 112 Gbps 應用的背板聯結器為例，其端子公差需控制在微米級，金鍍層厚度和均勻性經嚴格管控。Amphenol、TE Connectivity、Molex 佔有全球 60% 以上的高階聯結器市場份額（2023 年 Bishop & Associates 資料估算，具體份額隨年度更新，公開資料未見精確值）。
• 高精度絕緣粒子與陶瓷插芯：光纖聯結器的氧化鋯陶瓷插芯同心度要求 ≤1 μm，這是決定光纖 IL 和 RL 的工藝核心。日本住友電工、京瓷等企業在這一細分領域長期領先。

7 下游

下游應用場景的爆發直接拉動對極低插入損耗互連方案的需求，以下為主要下游領域及其趨勢：

AI 伺服器與 GPU 高速互聯： AI 訓練叢集對 GPU 間互聯頻寬的要求催生了大量高速線纜需求。NVIDIA NVLink 的線纜數量隨 GPU 數量呈超線性增長：一個 8-GPU 節點的 SGX 系統可能需要數十條 NVLink 線纜，而 256-GPU 系統則需要數千條（2024 年 H100/B200 系統典型配置，公開報道估算）。這些線纜必須在 112 Gbps PAM4 每通道速率下工作，IL 預算極為緊張，驅動了 AEC 和 AOC 方案的滲透率在 2023—2024 年顯著提升。

資料中心交換器與路由器背板： 400G/800G 埠頻寬升級（2023—2025 年為行業主力部署期）要求背板和內部互聯的通道插損壓縮到 PCIe 5.0/6.0 等級的預算範圍以內。一臺 800G 交換器內部可能包含數百條差分對走線，累計 IL 控制成為系統級設計的剛性約束。

5G/6G 基站前傳與回傳： 5G 基站的前傳（CPRI/eCPRI）通常需要線纜長度達數十米至數百米，插入損耗需在極高頻率（數十 GHz）下嚴格控制。這一場景正在推動“銅退光進”趨勢加速：光纖在前傳中的滲透率從 2020 年的不足 40% 上升至 2025 年預估的 70% 以上（公開資料未見精確統計口徑，此為行業趨向性判斷）。

汽車高速乙太網路與車載影像： L3+ 自動駕駛需要車載骨幹網的速率達到 10G/25G 乙太網路級別，同時車內線束長度可超 15 m，對 IL 和電磁相容性提出雙重挑戰。車載聯結器還需滿足 –40°C~+125°C 寬溫和振動耐久性要求，這使得材料的 CTE（熱膨脹係數）匹配成為新的難點。

醫療影像與內窺鏡電纜： 內窺鏡電纜同時傳輸高頻寬的影片訊號、照明功率和控制訊號，且線纜直徑必須極細（通常 <2 mm）。這種極端約束下，插入損耗與物理尺寸之間的折中成為設計核心。

8 受益公司

以下梳理產業鏈中直接受益於線纜插損控制需求升級的代表性企業，按環節分類，均基於公開財務和市場資訊來源。宣告：本列表僅為產業鏈格局描述，不構成任何買進或賣出建議。

聯結器與線纜組裝：

• Amphenol（安費諾，美國）：全球最大聯結器供應商之一，高速背板/線纜元件在資料中心市場佔據領先份額。2023 年公司整體營收約 125 億美元，其中通訊解決方案板塊增速在 2023 年達到兩位數（來源：Amphenol 2023 年報）。
• TE Connectivity（美國）：工業和通訊聯結器為主要業務板塊，2023 財年營收約 160 億美元（來源：TE Connectivity 2023 年報），高速資料傳輸產品線持續受益於 AI 資料中心建設。
• Molex（美國，科氏工業旗下）：專注高速差分聯結器和高密度背板方案，未被單獨上市財報資料覆蓋。
• 立訊精密（中國大陸）：A 股上市，2023 年營收約 2,350 億元人民幣，聯結器與線纜元件為第二大業務板塊，覆蓋從消費電子到資料中心的高速線纜（來源：立訊精密 2023 年報）。

PCB/高頻基材：

• Rogers Corporation（美國）：高頻基材核心供應商，2023 年營收約 9.5 億美元，其中先進電子解決方案（含高速數字用層壓板）貢獻主要增量（來源：Rogers 2023 年報）。
• 生益科技（中國大陸）：A 股上市，中國大陸最大覆銅板企業，2023 年營收約 180 億元人民幣，高頻高速基材比重處於持續提升階段（來源：生益科技 2023 年報）。
• 松下電工（Panasonic，日本）：Megtron 系列高速基材全球領先，無單獨上市財報細分資料可查。

測試測量：

• Keysight Technologies（是德科技，美國）：向量網路分析儀（VNA）全球市佔率第一，2023 財年營收約 55 億美元，通訊測試貢獻主要營收（來源：Keysight 2023 年報）。
• Anritsu（安立，日本）：VNA 和高速介面測試主要供應商，公開資料未有細分到插損測試儀的份額資料。
• 普源精電（中國大陸）：A 股上市，提供經濟型 VNA 和射頻測試方案，2023 年營收約 7 億元人民幣（來源：普源精電 2023 年報），在高速自動化插損測試領域份額尚在拓展階段。

晶片與有源方案：

• Astera Labs（美國，納斯達克上市）：專注資料中心互連 Retimer 晶片，2024 年上市，公開資料顯示其 PCIe 6.0 Retimer 已進入量產階段。
• Marvell Technology（美國）：資料中心 SerDes 和 PAM4 DSP 晶片主要供應商，2024 財年營收約 55 億美元（來源：Marvell 2024 年報）。

9 市場規模

線纜與聯結器市場因 AI 資料中心建設而進入需求擴張週期，但精確的市場規模受統計口徑影響較大，以下數字均標註來源和口徑。

• 全球聯結器市場：根據 Bishop & Associates 資料，2023 年全球聯結器市場規模約 840 億美元，其中通訊/資料通訊板塊佔比約 22%，對應約 185 億美元。該機構預測 2024—2028 年整體市場 CAGR 約 5%~6%，通訊板塊受 AI 驅動增速高於平均。注意：該資料統計口徑涵蓋所有聯結器型別，並非全部與高速插損強相關。

• 全球高速線纜元件市場（DAC/AEC/AOC）：LightCounting 資料（2023 年報告）指出，2023 年全球高速直連銅纜（DAC）和有源銅纜（AEC）市場規模約 18 億美元，AOC 市場規模約 14 億美元，合計約 32 億美元。該機構預測到 2028 年，AEC 和 AOC 合計市場將以 20%+ 的 CAGR 擴張至 80 億美元以上，驅動力為 AI 叢集組網和 800G/1.6T 埠升級。注意：DAC 的市場增速預計將放緩甚至出現結構性下降，因傳輸距離瓶頸導致需求向 AEC/AOC 遷移。

• 高頻基材市場：公開資料未見針對“低 tanδ 高速數字基材”的獨立市場規模統計。Prismark（2023 年資料）統計全球覆銅板市場約 140 億美元，其中高頻高速基材（含 PTFE/LCP/高效能環氧）佔比約 12%15%，對應約 1721 億美元，預計 CAGR 約 8%~10%（2023—2028E）。

• 向量網路分析儀市場：公開資料顯示 2023 年全球 VNA 市場約 5~6 億美元，Keysight 佔據主導份額。插損測試是 VNA 的核心應用之一，但其市場規模統計通常包含在無線通訊測試的大口徑中，精確的“插損測試儀”獨立市場規模未見公開第三方資料。

• 中國本土市場：產業調研網（2023 年報告）統計中國插損測試相關裝置市場約 1520 億元人民幣（口徑含 VNA、光功率計、回損測試儀等），預計 2025 年達 2530 億元人民幣[來源：產業調研網]。

核心判斷：線纜插損相關產業鏈的市場規模呈現“雙速增長”格局——高階高速段（112 Gbps+ 的 AEC/AOC、HVLP 材料、精密 VNA）增速顯著優於產業平均水平，而中低端銅纜和通用材料增速趨穩。這一分化與 AI 資料中心投資週期高度相關，其持續性取決於 2025—2027 年 1.6T 埠和 PCIe 7.0 的商業化進度。

10 玩家對比

以下圍繞“低插入損耗互連方案”這一命題，將主要解決方案提供商分為三大陣營進行對比。所有技術性能和財務資料均基於公開資料，並標註來源。

對比維度	精密無源互連派（Amphenol/TE/Molex/立訊）	有源補償派（Astera Labs/Marvell/Broadcom）	光互連派（中際旭創/Coherent/光迅）
核心技術壁壘	材料選擇（銅箔粗糙度、介質 tanδ）、精密模具、阻抗控制（±3%~±5%）	Retimer/CDR 晶片、自適應均衡演算法、低功耗 SerDes	電光轉換效率、多模/單模光纖耦合、高密度光學引擎
典型產品 IL 表現	DAC 在 3 m 內可滿足 112 Gbps 規範，插損主要由物理衰減決定	AEC 線纜有效 IL 被晶片補償“掩蓋”，總通道可等效為極低插損	AOC 的 IL 幾乎與傳輸長度解耦，單聯結器耦合損耗 0.5~1.5 dB
距離天花板	3 m（112 Gbps DAC）→ 1.5 m 以下（224 Gbps 預計）	5~7 m（112 Gbps AEC）→ 10 m+（通過多級級聯）	30~100 m 甚至 km 級（取決於光纖型別）
功耗水平	零有源功耗（純無源）	每端 1.5~3 W（112 Gbps）	每端 1~2 W（含雷射器驅動）
成本結構	BOM 中銅材、聯結器金屬件和線纜製造成本為主；大批次獲利率較低	晶片成本為主（佔售價 40%~60%），毛利率通常 50%+	光學器件成本為主（VCSEL/PD 佔 30%~40%），毛利率 25%~35%
成長路徑	向更高精度和更苛刻材料演進，DAC 份額面臨結構性下滑風險	受益於銅纜距離被壓縮後的大規模替代需求	受益於資料速率的持續升級和長距離場景的“光進銅退”
中國市場地位	立訊精密在全球份額約 5%~8%（2023 年估算），Amphenol/TE 合計約 35%~40%	Astera Labs 2024 年剛上市，中國區潛在客戶為阿里/騰訊/位元組等，份額初期較低	中際旭創為全球光模組龍頭之一，2023 年營收約 110 億元人民幣（來源：2023 年報）

來源說明：市場規模與份額資料為行業綜合估算，精確細分口徑資料公開資料未見；財務資料均基於相關公司已釋出年報。

11 風險

投資和產業參與方需正視以下與技術演進、產業結構、供應鏈相關的不確定性：

1. 技術替代風險：銅纜向光纜的結構性遷移 當無源銅纜的有效傳輸距離被 224 Gbps 速率壓縮至 1.5 m 甚至 1 m 以下時，DAC 的適用場景將大幅萎縮，僅剩機架內跳線和極短距板間互聯。這一趨勢可能對傳統銅纜元件製造商（尤其是 DAC 依賴度高的企業）構成結構性挑戰。遷移的速度取決於 AOC 和 AEC 成本下行的節奏——目前 112 Gbps AOC 的單端成本仍比 DAC 高 3~5 倍（2023—2024 年行業經驗，公開資料未見精確比價資料），若這一價差在 2026—2027 年因矽光技術整合而顯著縮小，DAC 的市場出清可能加速。

2. 材料供應鏈的集中度風險 極低粗糙度銅箔和特定超低 tanδ 基材的產能高度集中在少數日系和臺系廠商手中。若因地緣政治或產能調配原因導致供應中斷，將直接影響高階線纜元件的出貨。2023—2024 年全球半導體供應鏈緊張雖趨於緩解，但銅箔和特種基材的產能擴充週期長（18~24 個月），供給彈性不足。

3. 插損測試“測不準”風險 在 112 Gbps 和 224 Gbps 通道的驗收中，插損的測量精度要求極高（目標不確定度 <0.2 dB）。夾具去嵌入（de-embedding）誤差、校準件老化、多埠 VNA 的串擾都可能引入系統性測量偏差，造成“誤判合規”或“誤判失效”，進而導致產線批次質量事故。這一風險在自動化高速產線完全依賴測試裝置決策的環境下尤為凸顯。

4. 標準化程序的不確定性 PCIe 7.0 的通道插損預算精確值和最終合規驗證方法目前仍處於草案階段（截至 2024 年底），IEEE 802.3 高頻寬互連標準也在持續討論中。若最終規範趨嚴程度超出產業準備，可能導致多家供應商延遲通過認證，造成短期供需缺口。反之，若規範放寬，則可能削弱高階材料和精密聯結器的溢價空間。

5. 宏觀經濟與資料中心資本支出波動 AI 和雲端服務商的資料中心資本支出是當前產業鏈需求的核心引擎。若 2025—2026 年出現 AI 投資回報率不及預期、客戶降低資本支出增長節奏的場景，高速互連產業鏈可能面臨庫存調整和訂單下滑的短期衝擊，這一點已在 2022 年消費電子調整週期中有所預演。

12 誤讀糾偏

誤讀 1：“插入損耗就是線纜電阻造成的直流衰減。”

糾偏：直流電阻消耗確實會貢獻插損，但在 GHz 級訊號下，真正主導的是趨膚效應引發的交流電阻上升以及介質極化損耗，它們隨頻率指數級加重，遠非直流電阻所能刻畫。一根在直流下電阻僅為 0.1 Ω 的銅纜，在 56 GHz 時其有效交流電阻可能升高至 15~25 Ω（受趨膚和粗糙度共同作用），對應的插入損耗增量超過一個數量級。

誤讀 2：“只需用均衡器補償插損即可，線纜本身差一點無妨。”

糾偏：均衡放大（CTLE/DFE）雖能部分補償高頻衰減，但不可避免地放大噪聲和串擾；當插損過大導致眼圖完全閉合，訊雜比已跌破 CDR 鎖定的物理極限，再強的均衡也無濟於事。更重要的工程約束是：均衡器的動態範圍和功耗有限，一個通道多消耗 3 dB 均衡增益，可能意味著晶片功耗增加 15%~20% 且設計複雜度驟升（來源：《訊號完整性與電源完整性分析》均衡章節公開原理，精確功耗-增益換算依晶片工藝而定）。

誤讀 3：“只要 IL 合格，RL 差一點沒事。”

糾偏：RL 差的通道會形成多次反射“幽靈”，這些反射在接收端疊加為前體/後體 ISI，直接侵蝕眼圖開口。一條 IL 在 Nyquist 頻率剛好 –35 dB 的通道，若 RL 惡化為 –5 dB（反射功率佔 32%），其實際有效眼高可能因 ISI 疊加而下降 40% 以上。IL 和 RL 必須同時達標，不可割裂對待。

誤讀 4：“光纖沒有插入損耗問題。”

糾偏：光纖的傳輸損耗（每公里 dB 值）雖然遠低於銅纜，但聯結器、接頭和彎曲處的耦合損耗仍然是 IL 的重要來源，尤其在光鏈路預算緊張的短距資料中心網路（如 400GBASE-SR4.2）中，一對髒汙的 MPO 聯結器可引入 2~3 dB 額外 IL，足以讓整條鏈路預算崩潰。

誤讀 5：“數字越低越好，所以拼命選最低 IL 就是最優方案。”

糾偏：極低 IL 常以更高材料成本、更厚線纜、更硬介質為代價。系統設計需要在 IL、成本、柔韌性、遮蔽效能之間尋求最優平衡。例如，物理發泡絕緣雖能降低 IL，但抗壓和耐彎效能弱於實心絕緣，不適合拖鏈式動態應用場景。追求 IL 的絕對最低值不等於最優工程決策。

13 最新事件

2024 Q4：PCIe 7.0 規範 v0.5 草案發布 PCI-SIG 於 2024 年下半年釋出了 PCIe 7.0 規範 v0.5 草案，明確了 128 GT/s 速率下沿用 PAM4 調變和增強型 FEC。草案中對通道插損預算的精確數值尚未最終公開，但行業輿論普遍指向預算將進一步收窄至 PCIe 5.0 的 50%~60% 水平（公開資料未見 PCI-SIG 官方確認值）。受此預期影響，領先聯結器廠商和基材供應商已加速 224 Gbps 驗證平台的搭建。

2024 Q3：NVIDIA Blackwell 架構 NVLink 線纜需求釋放 NVIDIA Blackwell GPU（B100/B200）於 2024 年釋出，其 NVLink 互聯採用 112 Gbps PAM4 每通道方案，HGX/B 系統內 NVLink 線纜數量較上一代 H100 系統增長約 50%（公開報道估算，精確線纜數量取決於系統配置）。這直接拉動了 2024 年下半年高速 DAC/AEC 線纜的採購需求，部分供應商 Q3 出貨季增率增長超 20%（公開資料未見具體廠商出貨量）。

2024 年：中國本土極低粗糙度銅箔產能開啟小批量出貨 據公開行業報道，中國大陸數家銅箔廠商在 2024 年實現了 HVLP 等級銅箔的小批量出貨，RMS 粗糙度控制在 0.4 μm 以下，但產品的一致性和 28 GHz 以上的 S21 表現仍需通過下游線纜廠商的驗證週期。若 2025 年通過認證，將有望緩解 HVLP 銅箔由日臺系廠商獨家供應的局面。

2024 年：AI 資料中心建設推高高精度 VNA 需求 是德科技 2024 財年 Q3 財報電話會提及（公開來源），其網路測試業務（含 VNA 和高速互連測試）受 AI 資料中心客戶資本支出推動實現兩位數年增率增長。中國市場也出現 VNA 交付週期延長現象，部分熱門型號排期從 2023 年的 46 周延長至 2024 年下半年的 1014 周，反映測試裝置需求端的集中釋放。

14 追蹤指標

以下指標供產業研究和投資判斷時持續追蹤，均標註資料來源型別。

技術演進指標：

• PCIe 7.0 通道插損預算最終值（2025 年預計公佈）：屆時可精確量化對材料、聯結器、線纜的衝擊。關注 PCI-SIG 官方釋出（www.pcisig.com）。
• 224 Gbps PAM4 每通道 DAC/AEC/AOC 產品商業化時間線：關注主要聯結器廠商（Amphenol/TE/立訊）和晶片廠商（Astera Labs/Marvell）的官網產品釋出和投資者演示。
• NYQUIST 頻率插損的可製造極限：行業會議（DesignCon、IEEE EPEPS）每年會揭露最新的材料損耗和聯結器效能極限，可作為產業能力邊界的基準。

供需與產能指標：

• HVLP/SVLP 銅箔產能擴張公告：關注古河電工、三井金屬及中國大陸銅箔廠商的產能規劃（公開財報/投資者關係材料）。
• 高速線纜元件出貨量季度資料：頭部聯結器廠商（Amphenol、TE Connectivity）的季度財報中通常揭露通訊板塊營收增速。
• VNA 和自動化測試裝置出貨量/積壓訂單：是德科技、安立等公司的財報“訂單出貨比”（Book-to-Bill）可反映測試產能的鬆緊。

市場結構指標：

• AEC/AOC 在新建資料中心的滲透率變化：LightCounting 等第三方機構年度報告提供量價拆分，通常在每年 Q2 釋出上一年的精確資料。
• 光模組廠商（中際旭創/Coherent/光迅等）800G/1.6T 產品出貨佔比：因 AOC 本質是“光模組+光纖”整合，光模組廠商的營收結構可間接反映 AOC 滲透節奏。

質量標準指標（行業公開資料有限，主要依賴內部或付費報告）：

• 高速線纜元件產線插損/回損一次通過率：行業良率基準，通常在 90%~95%，低於 85% 則暗示製造工藝或材料出現系統性問題。
• 聯結器插拔壽命與 IL 穩定性認證進展：關注 IEC 標準更新和各廠商產品手冊中耐久性測試資料的演變。

15 信源

本文關鍵資訊和資料引用自以下公開來源，按引用頻次排列：

1. 明陽電路公開文章：《PCB 插入損耗原理與 PCIe 7.0 挑戰》，釋出時間 2024 年，提供阻抗公差、材料選型及損耗預算趨向性資訊。原文經網易平台轉載。
2. 維庫儀器儀表網：“光纖聯結器插入損耗標準”詞條，提供光纖聯結器 IL/RL 驗收標準和插拔耐久性資料。
3. 產業調研網（www.cir.cn）：插損測試儀行業前景、插線式聯結器行業發展趨勢兩份公開報告（2023 年），提供中國本土市場規模估算和裝置趨勢。
4. OFweek 光電百科：“插入損耗”詞條，提供 IL 物理定義和公式。
5. Eric Bogatin，《訊號完整性與電源完整性分析》（第 2 版），提供損耗線模型、阻抗諧振和均衡極限的學術原理。
6. PCI-SIG 官網（www.pcisig.com）：PCIe 各代規範的通道損耗模板和合規架構。
7. Bishop & Associates：全球聯結器市場年度報告（2023 年資料），提供市場總規模和板塊拆分。該報告為付費訂閱，公開引用資料來自多家行業媒體二次報道。
8. LightCounting：高速線纜和光模組市場報告（2023 年），提供 DAC/AEC/AOC 市場規模和預測。該報告為付費訂閱，公開引用資料來自媒體摘要。
9. 各上市公司年報/財報：Amphenol（2023 年報）、TE Connectivity（2023 年報）、Rogers Corporation（2023 年報）、Keysight Technologies（2023 年報）、立訊精密（2023 年報）、生益科技（2023 年報）、中際旭創（2023 年報）、普源精電（2023 年報）、Marvell Technology（2024 年報）。所有財務數字均基於公開檔案，具體數值引用已標註年份和來源。
10. 21ic 電子網：《線損補償技術》，2023 年發表，提供 DC 壓降場景對比案例。原文 URL 見參考列表。

宣告：本文未引用任何內幕資訊或非公開資料。對於行業經驗值、趨向性判斷和未標註具體出處的定性描述，均已標明“公開資料未見精確值”“行業共識”“趨向性判斷”等限定語，並建議讀者關注第 14 節追蹤指標，以獲取最新權威資料。本文不構成任何證券或產品的買賣建議。